Etch 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다.
2016.07.11 17:15
안녕하세요.
지난 서울대에서 기술교류회에 참석했던 성균관대학교 학생 중 한명인 가두현 이라고 합니다.
이제 막 반도체 공정에 대해 공부를 하고 있는 대학원생인데요.
etching시 Trench와 via를 어떻게 구분을 하는건지 궁금해서 글을 남깁니다.
trench와 via를 BEOL과 FEOL에서 따로 구분을 하는건지 헷갈리네요.
이상입니다. 수고하세요~
| 번호 | 제목 | 조회 수 |
|---|---|---|
| 공지 | [필독] QnA 글 작성을 위한 권한 안내 [279] | 76995 |
| 공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 20340 |
| 공지 | 개인정보 노출 주의 부탁드립니다. | 57264 |
| 공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 68807 |
| 공지 | 질문하실 때 실명을 사용하여주세요. [3] | 92807 |
| 29 | 식각 시 나타나는 micro-trench 문제 [1] | 2033 |
| 28 | 터보펌프 에러관련 [1] | 1773 |
| 27 | DRY Etcher Alram : He Flow 관점 문의 드립니다. [1] | 2370 |
| 26 | 챔버 임피던스 변화에 따른 공정변화 [1] | 1197 |
| 25 | RIE 공정시에 형성되는 두 효과를 분리해 보고 싶습니다. [1] | 854 |
| 24 | etching에 관한 질문입니다. [1] | 2280 |
| 23 | DRAM과 NAND에칭 공정의 차이 [1] | 5493 |
| 22 | Etch공정(PE mode) Vpp 변동관련. [1] | 2352 |
| 21 | PR wafer seasoning [1] | 2707 |
| 20 | wafer 두께가 증가함에 따라 Er이 급격하게 떨어지는 현상 [1] | 1817 |
| 19 | Plasma etcher particle 원인 [1] | 3025 |
| 18 |
SiO2를 Etching 할 시 NF3 단독 보다 O2를 1:1로 섞을시 Etching이 잘되는 이유
[1]  | 5947 |
| 17 | 안녕하세요 텅스텐 에치에 대해 질문드리겠습니다. | 1146 |
| 16 | ICP와 CCP의 차이 [3] | 12546 |
| 15 | RIE에 관한 질문이 있습니다. [1] | 2678 |
| 14 | Plasma Etch시 Wafer Edge 영향 [1] | 3566 |
| 13 | RPS를 이용한 NF3와 CF4 Etch Rate 차이 [4] | 6293 |
| 12 |
poly식각을 위한 조언 부탁드립니다.
| 1427 |
| 11 | SiO2 식각 위한 Remote Plasma Source관련 질문 드립니다. [1] | 5406 |
| » | 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다. [1] | 17573 |
에칭 (etcing) 공정 중에 trench 공정과 hole etching 공정이 있고, 각 공정에는 여러가지 하위 공정이 있습니다. via는 hole etching 공정 중 한 종류로써 trench와 via는 동일한 위치에서의 비교가 어렵습니다. trench는 좁은 면적에 용량을 극대화하기 위하여, 도량처럼 아래로 파서 표면적을 확대하여 식각하는 공정 용법입니다. Via는 회로 구성을 위한 배선 공정으로서 서로 다른 두개 이상의 금속 층 (metal layer) 간의 연결 공정입니다. 특히, metal 간 접촉 부위의 접촉 저항에 민감한 중요 공정입니다.
Front-end-of-line (FEOL)은 IC fabrication의 첫번째 부분으로 반도체 소자에서 트랜지스터, 캐패시터, 레지스터 등의 개별 디바이스들이 만들어지는 (pattern) 되어진 곳입니다. FEOL는 보통 metal interconnect layers가 deposition 되는 곳 까지의 모든 영역을 일컫습니다.
FEOL 단계 다음의 Back-end-of-line (BEOL)은 IC fabrication의 2번째 부분으로서 FEOL의 트랜지스터, 캐패시터, 레지스터 등의 개별 디바이스가 metalization layer를 통해 연결되는 곳입니다. 이 곳에서 메탈끼리 연결시 via 공정을 이용합니다.