안녕하세요.

지난 서울대에서 기술교류회에 참석했던 성균관대학교 학생 중 한명인 가두현 이라고 합니다.

이제 막 반도체 공정에 대해 공부를 하고 있는 대학원생인데요.

etching시 Trench와 via를 어떻게 구분을 하는건지 궁금해서 글을 남깁니다.

trench와 via를 BEOL과 FEOL에서 따로 구분을 하는건지 헷갈리네요.

이상입니다. 수고하세요~

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [265] 76538
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 20076
공지 개인정보 노출 주의 부탁드립니다. 57115
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 68613
공지 질문하실 때 실명을 사용하여주세요. [3] 91695
102 식각 시 나타나는 micro-trench 문제 [1] 1946
101 플라즈마 에칭 과 표면처리 의 차이점 질문드립니다. [1] 1957
100 doping type에 따른 ER 차이 [1] 2038
99 Dry etch 할때 센터와 사이드 etch rate [1] 2228
98 플라즈마 깜빡임에 대해 질문이 있습니다. [1] 2243
97 etching에 관한 질문입니다. [1] 2243
96 DRY Etcher Alram : He Flow 관점 문의 드립니다. [1] 2246
95 sputtering gas에 따른 플라즈마 데미지 [1] 2294
94 Etch공정(PE mode) Vpp 변동관련. [1] 2295
93 Ta deposition시 DC Source Sputtreing 2357
92 [RIE] reactive, non-reactive ion의 역할 [1] 2386
91 산소양이온의 금속 전극 충돌 현상 [1] 2571
90 RIE에 관한 질문이 있습니다. [1] 2602
89 [Etching 공정 중 wafer를 고정하기 위해 사용되는 Ring관련] [3] 2662
88 PR wafer seasoning [1] 2694
87 HF/F2와 silica 글래스 에칭율 자료가 있을까요? 2849
86 HF+LF 사용 중. HF Power 증가 시 Deposition Rate 감소 현상 문의 [1] 2879
85 Plasma etcher particle 원인 [1] 2923
84 Gas flow rate에 따른 etch rate의 변화가 궁금합니다. [1] 2933
83 Plasma 에칭 후 정전기 처리 [3] 3043

Boards


XE Login