안녕하세요 저는 반도체회사에서 Dry Etch 공정 엔지니어로 근무중입니다.

 

Etch Profile을 Control하는 방법들을 연구하고있는데, 그 중에 Wafer내 영역별로 Capacitance 성분을 조절하여 Etch Profile을 Control 해보는 방법을 구상 중에 있습니다.

여기서 궁금한게, Capacitance 성분이 높은 영역은 Sheath Energy가 작아져 Etch 효율이 떨어질 것으로 생각했는데 제 생각이 맞을지 아니면 Capacitance 성분이 높아지면 해당 영역은 전하 축적량이 커져 Vdc값이 음의 방향으로 커져서 Sheath Energy가 커지는것이 맞을까요?

 

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [299] 77681
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 20699
공지 개인정보 노출 주의 부탁드립니다. 57627
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 69123
공지 질문하실 때 실명을 사용하여주세요. [3] 93357
816 ICP에서 biasing 질문 [RF sheath와 self bias] [1] 32
815 가스 조성 및 온도에 따른 식각률 관련 질문입니다. [1] 18
814 RF sputtering reflect power에 대해서 질문 남깁니다. 24
813 ExB drift 식 유도 과정에서의 질문 [1] 22
812 Debey Length에 대해 문의 드립니다. [1] 60
811 플라즈마 식각 공정 중 폴리머의 거동 [1] 1338
810 플라즈마 사이즈 측정 방법 [1] 111
809 Forward와 Reflect가 계속해서 걸립니다. [2] file 150
808 micro arc에 대해 질문드립니다. [1] 71
» Wafer Capacitance 성분과 Vdc 관계 문의드립니다. [1] 117
806 Surface wave plasma 조건에 관해 질문드립니다. [1] 55
805 CCP Chamber 사용 중 Impedance 변화 원인 문의드립니다. [1] 122
804 CVD 박막 Clean 중 Ar에 의한 Etch 여부가 궁금합니다. [1] 133
803 Ion 입사각을 확인하는 방법 문의드립니다 [1] 74
802 ICP Plasma etch chamber 구조가 궁금합니다. [1] 159
801 HE LEAK 과 접촉저항사이 관계 [1] 167
800 PECVD 실험을 하려고 하는데 조언 구합니다. 119
799 스터퍼링시 기판 온도 계산에 대해 질문드립니다! [1] 82
798 공정 DATA TARGET 간 난제가 있어 문의드립니다. [1] 137
797 Si 와 SiO의 선택적 식각 관련 문의입니다. 180

Boards


XE Login