Sputtering UBM 스퍼터링 장비로...
2010.06.01 23:11
안녕 하십니까. UBM장비로 SUS 시편 두께에 따라 박막 두께도 달라지는지.. 달라지면 어떻게 달라지는지 Ti로 코팅하고 있는데 챔버를 열었을시 상온 과 챔버내 온도 차로 인하여 생기는 문제점들과 BIAS-DC ARC 장비로 챔버내에 하드 아킹이 일어나는 원인이 어떤것들이 있는지 알고 싶습니다.
번호 | 제목 | 조회 수 |
---|---|---|
공지 | [필독] QnA 글 작성을 위한 권한 안내 [268] | 76727 |
공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 20183 |
공지 | 개인정보 노출 주의 부탁드립니다. | 57167 |
공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 68699 |
공지 | 질문하실 때 실명을 사용하여주세요. [3] | 92277 |
329 | wafer 두께가 증가함에 따라 Er이 급격하게 떨어지는 현상 [1] | 1793 |
328 | 플라즈마 입자 운동 원리(전자기장에서) [1] | 1792 |
327 | 터보펌프 에러관련 [1] | 1756 |
326 | Edge ring과 플라즈마 밀도 균일성 [1] | 1751 |
325 | ICP와 CCP에서의 Breakendown voltage [1] | 1736 |
324 | CVD품질과 RF Delivery power 관계 질문 [1] | 1730 |
323 | 압력 변화와 Ch Impedance 상관관계 질문 [1] | 1703 |
322 | CCP기반 power와 Etch rate 관계에 대해 여쭈어드립니다. [3] | 1688 |
321 | 다중 주파수를 이용한 플라즈마 식각에서 이온 에너지 제어 관련 [1] | 1685 |
320 | RF 전압과 압력의 영향? [1] | 1676 |
319 | 안녕하세요 교수님. ICP관련하여 문의드립니다. [1] | 1669 |
318 | Pecvd 장비 공정 질문 [1] | 1661 |
317 | Ar/O2 ICP 플라즈마 관하여 [1] | 1660 |
316 | EEDF, IEDF, Cross section관련 질문 [1] | 1644 |
315 | CCP에서 전자밀도증가 -> 임피던스 감소 과정 질문있습니다. [3] | 1607 |
314 | standing wave effect에 대한 질문이 있습니다. [1] | 1605 |
313 | ICP reflecot power 관련 질문드립니다. [1] | 1600 |
312 | 전극에 따른 힘의 크기 질문드립니다. [1] | 1598 |
311 | O2 플라즈마 클리닝 관련 질문 [1] | 1561 |
310 | 데포 중 RF VDC DROP 현상 [1] | 1533 |
(1) 일반적으로 증착 시편 앞단의 플라즈마 밀도 및 활성종의 밀도를 향상시기키 위해 Unbalanced magnetron sputtering 장비를 많이 사용합니다. 이때 sputtering 타겟과 증착 시편 사이 공간의 자장 분포가 UBM 장비 성능을 좌우하게 됩니다. SUS 시편 두께에 따라 박막 두께가 달라질 수 있는가에 대한 제 생각은, SUS자체가 강자성체가 아니기 때문에 자장 구조에 왜곡을 주지 않는다고 가정할 수 있으며, 따라서 sputtering cathode에서 발생된 플라즈마 성질에 크게 영향을 주지 않으리라 생각됩니다. 본 연구소에서는 SUS 1T, 3T 등의 두께를 가진 시편을 통해 Ti 증착을 수행한 경험들이 있으며, 그결과 차이는 없었습니다. 만약 UBM에서 증착 시편이 자성체라면, 자장 분석을 통해 UBM 효과가 나타나는가를 확인해야 합니다.
(2) 아시다시피 Ti와 SUS의 열팽창계수가 달라 코팅 후 바로 꺼내게 되면 박리가 일어납니다. 코팅 시간, 시편에 인가된 바이어스 전압 등에 따라 온도가 바뀔 것이며 일반적으로 -100VDC 정도의 시편 전압을 통해 코팅시 200도 사이의 값까지 가열되는 것은 쉽게 관찰할 수 있습니다. 따라서 코팅 후 시편을 충분히 챔버 내에서 냉각 후 꺼내는 것이 박리현상을 막을 수 있을 것으로 사료됩니다. 또한 코팅 두께가 증가함에 따라 Residual stress가 커져 박리가 일어날 수도 있습니다.
(3) BIAS-DC ARC 장비에 관한 조금 더 자세한 정보를 주시면 자세하게 설명해 드릴 수 있을것 같습니다.
예를 들면, DC ARC + bias substrate인지?
일반적으로는 ARC 장비에서 기판에 DC 전압을 인가할 경우 말씀하신 하드 아킹이 쉽게 발생하며 이를 피하기 위해 Asymmetric pulse (- 90%, + 5%) 와 같은 기판 전압을 사용하기도 합니다.
조금이나마 도움이 되셨으면 좋겠습니다.