안녕하세요.

지난 서울대에서 기술교류회에 참석했던 성균관대학교 학생 중 한명인 가두현 이라고 합니다.

이제 막 반도체 공정에 대해 공부를 하고 있는 대학원생인데요.

etching시 Trench와 via를 어떻게 구분을 하는건지 궁금해서 글을 남깁니다.

trench와 via를 BEOL과 FEOL에서 따로 구분을 하는건지 헷갈리네요.

이상입니다. 수고하세요~

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [110] 4863
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 16200
공지 개인정보 노출 주의 부탁드립니다. 51246
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 63739
공지 질문하실 때 실명을 사용하여주세요. [2] 83486
87 PR wafer seasoning [1] 2402
86 wafer 두께가 증가함에 따라 Er이 급격하게 떨어지는 현상 [1] 1213
85 ICP 후 변색 질문 573
84 Plasma etcher particle 원인 [1] 2025
83 PDP 방전갭에 따른 휘도에 관해 질문드려요 [1] 351
82 플라즈마 절단시 C와 N의 결합가능성 [2] 554
81 SiO2를 Etching 할 시 NF3 단독 보다 O2를 1:1로 섞을시 Etching이 잘되는 이유 [1] file 3846
80 sputtering gas에 따른 플라즈마 데미지 [1] 1909
79 안녕하세요 텅스텐 에치에 대해 질문드리겠습니다. 797
78 ICP와 CCP의 차이 [3] 10734
77 RF FREUENCY 와 D/R 과의 상관 관계에 관한 질문입니다. [1] 1456
76 RIE에 관한 질문이 있습니다. [1] 2047
75 Plasma Etch시 Wafer Edge 영향 [1] 2800
74 O2 플라즈마 표면처리 관련 질문2154 [1] 5750
73 Ar Gas 량에 따른 Deposition Rate 변화 [1] 7960
72 RPS를 이용한 NF3와 CF4 Etch Rate 차이 [4] 5090
71 Dusty Plasma의 진단에 관해서 질문드립니다. [1] file 494
70 poly식각을 위한 조언 부탁드립니다. file 1220
69 SiO2 식각 위한 Remote Plasma Source관련 질문 드립니다. [1] 3643
68 모노실란(SiH4) 분해 메카니즘 문의 5608

Boards


XE Login