플라즈마 쉬스

플라즈마에서 생기는 쉬스(외장)이 전위차는 플라즈마 경계에서 생깁니다. 따라서 질문하신 내용, 즉 식각 플라즈마 내에서 wafer
stage 위의 wafer가 직접 플라즈마와 만나고 있음으로 이때 쉬스 전위는 wafer와 플라즈마 사이에 형성되는 것입니다. 물론, 만일
wafer를 제거하게 되면 당연히 stage표면과 플라즈마가 만나니 이 두 경계면에서 쉬스가 형성되겠지요. 아울러 stage위에 wafer와
같은 부도체 물체가 놓여 있는 경우 wafer표면에는 self bias에 의해서 전위가 낮아지게 됩니다. (도체에서는 이 같은 현상이 생
기지 않습니다.) 따라서 플라즈마는 wafer 표면의 전위를 자신의 경계면 전위로 생각하고 그 겨예 영역에서 쉬스가 형성됩니다.

질문자의 경우와 같은 식각 플라즈마에서 wafer bias를 인가하여 etching을 하는 경우 이 두가지, self bias와 sheath를 함께 생각
해야 합니다.