Etch DRAM과 NAND에칭 공정의 차이
2018.08.06 11:06
안녕하십니까?
DRAM과 NAND에칭 공정의 차이가 궁금합니다.
공정에서 주입되는 가스의 종류와 전기적 즉 HF/LF VPP의 차이도 있는거 같습니다.
DRAM과 NAND의 소자구조와 기능은 알겠으나.....공정조건의 차이가 왜나는지가 궁금합니다.
막질이 다름으로 인해...사용되는가스가 다른건지요?
공정조건이 다른 가장 큰 이유가 궁금합니다.
확인부탁드립니다.
감사합니다. 수고십시오.
번호 | 제목 | 조회 수 |
---|---|---|
공지 | [필독] QnA 글 작성을 위한 권한 안내 [179] | 74886 |
공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 18737 |
공지 | 개인정보 노출 주의 부탁드립니다. | 56224 |
공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 66691 |
공지 | 질문하실 때 실명을 사용하여주세요. [3] | 88031 |
17 | Plasma 식각 test 관련 문의 [1] | 3770 |
16 | Dry Etching Uniformity 개선 방법 [2] | 3810 |
15 | SiO2 식각 위한 Remote Plasma Source관련 질문 드립니다. [1] | 4294 |
14 | 안녕하세요. O2 plasma etching에 대해 궁금한 것이 있습니다. [1] | 4604 |
13 |
SiO2를 Etching 할 시 NF3 단독 보다 O2를 1:1로 섞을시 Etching이 잘되는 이유
[1] ![]() | 4660 |
» | DRAM과 NAND에칭 공정의 차이 [1] | 5136 |
11 | RPS를 이용한 NF3와 CF4 Etch Rate 차이 [4] | 5573 |
10 | 에칭후 particle에서 발생하는 현상 | 9271 |
9 | ICP와 CCP의 차이 [3] | 11672 |
8 | 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다. [1] | 16244 |
7 | ICP 식각에 대하여... | 16768 |
6 | RIE장비 에서 WALL 과 TOP 온도 | 20296 |
5 | Dry Etch장비에서 Vdc와 Etch rate관계 [1] | 22414 |
4 | Dry Etcher 에 대한 교재 [1] | 22426 |
3 | N2 플라즈마 공정 시간에 따른 Etching rate의 변화 이유가 알고 싶어요 [2] | 23455 |
2 | Dechucking 시 wafer 상의 전하 문제 | 23888 |
1 | DC Bias Vs Self bias [5] | 31009 |
염근영교수님의 저서 "플라즈마 식각 기술 (미래컴 출판사)"를 추천합니다.