ESC ESC 사용 공정에서 Dummy Wafer Chuck Force 에 대해서 궁급합니다
2024.09.18 10:39
저는 모 반도체 기업 CVD 공정 종사자 입니다.
본 질문에 앞서 Deposition Step 에서 Run 자재와 Dummy 자재의 He leak 편차가 상당하여
변수로 작용할 수 있는 부분들이 궁금해서 질문을 드립니다.
1. 현상
- 특정장비 (A장비라 칭하겠습니다..) 에서 2개월 간 Run 자재 상 Back Side Cooling Helium 유량 및 Back Side Helium leak 은 변곡이 없습니다
- A장비에서 동일기간 Dummy 자재의 Back Side Cooling Helium 및 He Leak 확인 時 특정 시점으로부터 변곡이 발생했습니다.
** Run 자재와 Dummy 자재 간 Back Side Helium 이 관여한 Parameter 의 변곡이 동일 Model 인 타 장비에 비해 월등히 두드러집니다.
2. 현상 발생 조건
- Run Wafer 와 Dummy Wafer 각 동일한 값의 Wafer Temp / Chuck Power / Plasma / Back Side Pressure 셋팅 時
Run 대비 Dummy자재에서 Back side Helium 유량 과 He leak 이 높음이 확인됩니다.
3. 현상에 대한 의문
- 단순 Dummy 자재와 Run 자재의 차이라고 생각하기엔 동일Model 인 타 장비보다 Back Side Helium 유량 과 Leak이 차이가 너무 크다는점
- 자재와 무관하게 Source Parameter를 통일했지만 자재 간 Response 차이가 나는점
- Chuck Force의 차이가 유력해 보입니다만, 문제의 Dummy 자재를 타 장비에서 진행한 경우는 Run 자재와의
Response 의 차이가 크지 않습니다
위 배경을 우선 나열해 봤습니다..
Dummy 자재 기인한 문제라고 생각하기엔 장비상 Condition 차이가 만들어낸 문제로 계속 생각이 드는데
정확한 원인을 찾아내지 못했습니다.
다른 변수로 작용할 부분이 있는지, 제가 모르거나 이해못하는 부분에서 발생하는 차이점이 있는지 궁금합니다.
제 의견은 wafer 하전량의 차이에서 비롯된 현상이 아닐까 합니다. 웨이퍼 하전량은 chucking force에 직접적인 인자이기 때문입니다.
이 현상을 이 가정으로 설명하면 A 장치에서의 pattern wafer에 하전량이 적고 (B장치에 비해) 이는 heluim leak를 크게 하고 있고, 결국은 공정 bias가 에상보다 적어서 공정 수율이 나오지 않음으로 이어질 것 같습니다. (Tip: wafer 하전은 surface 전위, 즉 floating sheath 전위 형성에 인자이기도 합니다.) 만일 이 문제라면 wafer chuck 의 hardware가 가지는 전기적 특성 (wafer to groung 간의 conductivity) 과 플라즈마 가열 효율(high energy electron population) 에 대한 정보가 필요한 일 일 수 있을 것 같습니다만, 단순 A 장비와 B 장비 간의 장치 도면이 있으면 비교로 부터 해당 정보를 찾을 수도 있을 것 같습니다. (하지만 이 답변은 마음이 아픈데, 공정팀에서 해결하시기 보다는, 플라즈마 팀과 장비사의 협력이 필수일 인 것 같습니다.)
제가 박막 소스에 대해 경험이 적어 어두운 답변을 드린 것 같기도 합니다.
경험이 많으신 분들의 좋은 의견이 있으면 알려 주십시오.
추석 연휴에도 고생하시는 우리 반도체 엔지니어들, 모두 화이팅! 하세요.