안녕하세요. 반도체회사 CVD 설비 담당 엔지니어입니다.

CVD설비 관리, 특히 RF계통 FDC 지수관리 관점에서 질문을 드리고자 합니다~

 

질문1)

chamber의 plasma 정보를 모니터링하고자 chamber와 matcher사이에 V,I,Phase를 검출하는 sensor를 사용중입니다.

보통 Voltage와 Current가 높아서 설비DOWN이 발생하는 경우에 V*I*Cos(Phase)를 계산해보면

하단표와 같이 V와 I는 높지만 Phase에 의해 결국 Delivery Power는 거의 동일합니다

 

 SLOT

 Voltage

 Current

Phase

Cos(Rad(Phase) 

Delivery Power 

 voltage high Down slot

100

  (높아서down) 

10 

  -79.7   

0.178802215 

178.8022151 

 정상 slot

 70

 9

-73.5

 0.284015345

178.9296672

 

   ( ↑ 임의의 수치들 )

 ≫ 제 생각에는 V,I 값는 높아도 결국 chamber로 전달되는 delivery power가 같다면 RF/CVD 품질에는 이상이 없을것으로

 추측되는데 해당 내용이 맞는건가요?? 아니면 V,I 수치가 달라지면 delivery power가 동일해도 CVD품질에 이상이 있을 수 있나요?

 

≫ 위와 같이 이런경우에는 V,I가 높지만 Phase는 낮아서 Delivery power는 동일한 값이 되는데,

  이는 voltage와 current가 높아졌지만 일정한 Power를 전달하기 위해 phase(reactance)를 변화하려 series(tune) capacitor가

  동작하는 것인가요??

  (series cap이 Impedance matching을 위해 chambe내 허수 임피던스 성분인 reactance를 제거하고

  이는 V,I간의 phase를 줄이는것과 동치라고 알고있습니다.)  

 

 

 

질문2)

Voltage가 높은값으로 설비 down을 유발하는 slot의 RF관련 타 파라미터를 모니터링 시 대체적으로

ⓛ voltage ↑

② current

③ Phase angle ↓

④ Resistance ↓

⑤ Shunt, Series ↑

이러한 양상을 보이고 있습니다.

RF Rrocess를 진행하면서 해당 현상의 전후관계 및 작용 순서를 알고 싶습니다.

 

예를들어

1. deposition 진행에 따른 Chamber의 오염발생

2. Chamber內 Resistance 감소 (chamber의 오염과 resistance 감소의 상관관계가 있나요..?)

3. Resistance 감소로 인한 voltage, current 상승

4. Resistance 값을 50Ω으로 맞추기 위해 shunt 상승

5. V,I가 상승했지만 Delivery power를 유지하기 위해 Phase변화 (Series 상승)

 

 ≫ 위에 적은것은 그냥 제가 추측한 내용이고

  RF를 진행하면서 위에 적은것처럼 RF소자들의 작용과 흐름을 알고 싶습니다..!

 

 

바쁘시겠지만 확인 후 답변부탁드립니다.

교수님 좋은 하루 되세요! ^^

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [318] 83514
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 22127
공지 개인정보 노출 주의 부탁드립니다. 58876
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 70532
공지 질문하실 때 실명을 사용하여주세요. [3] 96775
93 Ta deposition시 DC Source Sputtreing 2418
92 doping type에 따른 ER 차이 [MD 시뮬레이션 연구] [1] 2312
91 압력, 유량과 residence time에 대해 질문있습니다. [MFC와 residence time] [1] 2264
90 PECVD 증착시 온도, 기판의 종류의 영향에 대해서 질문드립니다! [PECVD와 PACVD] [1] 2248
89 식각 시 나타나는 micro-trench 문제 [소자 식각 데미지] [1] 2222
88 플라즈마 에칭과 표면처리의 차이점 질문드립니다. [Cleaning, sputter etching, RIE] [1] 2203
87 RF FREUNCY와 D/R 과의 상관 관계에 관한 질문입니다. [CCP와 ionization] [1] 2051
86 Ashing 공정에 필요한 O2plasma에 대해 궁금한 점이 있습니다. [전자 충돌 이온화 반응 해리 반응 흡착 반응] [1] 2031
85 wafer 두께가 증가함에 따라 Er이 급격하게 떨어지는 현상 [ER과 self bias] [1] 2007
» CVD품질과 RF Delibery power 관계 질문 [RF power와 plasma information] [1] 1988
83 터보펌프 에러관련 [터보 펌프 구동 압력] [1] 1887
82 Pecvd장비 공정 질문 [Dusty plasma와 벽면 particle 제어] [1] 1872
81 PECVD 증착에서 etching 관계 [PECVD 증착] [1] 1809
80 텅스텐 Etch 관련하여 질문드립니다. [표면 화학 반응] [1] 1682
79 Depo시 RF 초기 Reflect 관련하여 문의드립니다. [Matcher의 알고리즘] [1] 1596
78 부가적인 스퍼터링 관련 질문 드립니다. [라디컬의 화학반응성 및 DC 타깃 전극] [1] 1590
77 Ar plasma power/time [Self bias와 sputtering 효과] [1] 1572
76 Matcher의 효율에 대한 내용에 대해서 궁금합니다. [Matcher와 dynamic impedance] [1] 1571
75 poly식각을 위한 조언 부탁드립니다. file 1514
74 [CVD] 막 증착 관련 질문입니다. [수소의 확산과 쉬스에 의한 가속] [4] 1455

Boards


XE Login