Etch DC Bias Vs Self bias

2004.11.05 17:03

이철중 조회 수:31221 추천:374

안녕하세요 김곤호 교수님,

(주)듀폰 포토마스크에 근무하고 있는 이철중입니다.

SETEC에서 진행하는 플라즈마 교육을 수강한 회사원입니다.

강의 내용을 들여다 보다 개념이 정확하지가 않은 것이 있어서 여쭙니다.

저희 회사에도 ICP Dry etcher가 있는데요 ....

모니터를 보다보면 ETCHING 중에 VDC라는 것이 디스플레이가됩니다.

이 전압은 RIE와 ICP POWER를 올리면 같이 올라갑니다.

일반적으로 ETCHER에서 보여주는 이 VDC가 저희가 알고 있는 SELF BIAS와 같은 건지 알고 싶습니다.

만약 그렇다면 장비의 정확히 어디서 부터 어디까지의 전압인지 궁금하고 어떤 방식으로 그 값을 읽어 내는지요.

장비마다 구조가 달라 답변을 주시기 모호하겠지만 일반적인 장비를 기준으로 설명해 주시면 감사하겠습니다.

감사합니다.

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [220] 75427
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 19164
공지 개인정보 노출 주의 부탁드립니다. 56480
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 67559
공지 질문하실 때 실명을 사용하여주세요. [3] 89369
» DC Bias Vs Self bias [5] 31221
63 Dechucking 시 wafer 상의 전하 문제 23994
62 N2 플라즈마 공정 시간에 따른 Etching rate의 변화 이유가 알고 싶어요 [2] 23550
61 Dry Etch장비에서 Vdc와 Etch rate관계 [1] 22562
60 Dry Etcher 에 대한 교재 [1] 22468
59 RIE장비 에서 WALL 과 TOP 온도 20343
58 ICP 식각에 대하여... 16828
57 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다. [1] 16774
56 ICP와 CCP의 차이 [3] 12040
55 에칭후 particle에서 발생하는 현상 9360
54 RPS를 이용한 NF3와 CF4 Etch Rate 차이 [4] 5843
53 안녕하세요. O2 plasma etching에 대해 궁금한 것이 있습니다. [1] 5272
52 DRAM과 NAND에칭 공정의 차이 [1] 5234
51 SiO2를 Etching 할 시 NF3 단독 보다 O2를 1:1로 섞을시 Etching이 잘되는 이유 [1] file 5097
50 SiO2 식각 위한 Remote Plasma Source관련 질문 드립니다. [1] 4613
49 Dry Etching Uniformity 개선 방법 [2] 3981
48 Plasma 식각 test 관련 문의 [1] 3858
47 Plasma Etch시 Wafer Edge 영향 [1] 3298
46 HF/F2와 silica 글래스 에칭율 자료가 있을까요? 2746
45 Plasma etcher particle 원인 [1] 2641

Boards


XE Login