안녕하세요. 반도체회사 CVD 설비 담당 엔지니어입니다.

CVD설비 관리, 특히 RF계통 FDC 지수관리 관점에서 질문을 드리고자 합니다~


질문1)

chamber의 plasma 정보를 모니터링하고자 chamber와 matcher사이에 V,I,Phase를 검출하는 sensor를 사용중입니다.

보통 Voltage와 Current가 높아서 설비DOWN이 발생하는 경우에 V*I*Cos(Phase)를 계산해보면

하단표와 같이 V와 I는 높지만 Phase에 의해 결국 Delivery Power는 거의 동일합니다

 

 SLOT

 Voltage

 Current

Phase

Cos(Rad(Phase) 

Delivery Power 

 voltage high Down slot

100

  (높아서down) 

10 

  -79.7   

0.178802215 

178.8022151 

 정상 slot

 70

 9

-73.5

 0.284015345

178.9296672

   ( ↑ 임의의 수치들 )

 ≫ 제 생각에는 V,I 값는 높아도 결국 chamber로 전달되는 delivery power가 같다면 RF/CVD 품질에는 이상이 없을것으로

 추측되는데 해당 내용이 맞는건가요?? 아니면 V,I 수치가 달라지면 delivery power가 동일해도 CVD품질에 이상이 있을 수 있나요?


≫ 위와 같이 이런경우에는 V,I가 높지만 Phase는 낮아서 Delivery power는 동일한 값이 되는데,

  이는 voltage와 current가 높아졌지만 일정한 Power를 전달하기 위해 phase(reactance)를 변화하려 series(tune) capacitor가

  동작하는 것인가요??

  (series cap이 Impedance matching을 위해 chambe내 허수 임피던스 성분인 reactance를 제거하고

  이는 V,I간의 phase를 줄이는것과 동치라고 알고있습니다.)  




질문2)

Voltage가 높은값으로 설비 down을 유발하는 slot의 RF관련 타 파라미터를 모니터링 시 대체적으로

ⓛ voltage ↑

② current

③ Phase angle ↓

④ Resistance ↓

⑤ Shunt, Series ↑

이러한 양상을 보이고 있습니다.

RF Rrocess를 진행하면서 해당 현상의 전후관계 및 작용 순서를 알고 싶습니다.


예를들어

1. deposition 진행에 따른 Chamber의 오염발생

2. Chamber內 Resistance 감소 (chamber의 오염과 resistance 감소의 상관관계가 있나요..?)

3. Resistance 감소로 인한 voltage, current 상승

4. Resistance 값을 50Ω으로 맞추기 위해 shunt 상승

5. V,I가 상승했지만 Delivery power를 유지하기 위해 Phase변화 (Series 상승)

 ≫ 위에 적은것은 그냥 제가 추측한 내용이고

  RF를 진행하면서 위에 적은것처럼 RF소자들의 작용과 흐름을 알고 싶습니다..!



바쁘시겠지만 확인 후 답변부탁드립니다.

교수님 좋은 하루 되세요! ^^


Boards


XE Login