ICP ICP Dry Etch 진행시 정전기 발생에 관한 질문입니다. [국부 전기장 형성 및 edge 세정]
2022.02.17 17:59
현재 제조업 개발 엔지니어로 근무중인데 Dry Etch에 관한 이론적인 접근이 필요한것 같아서 질문드립니다.
현재 공정중 정전기에관한이슈가 커서 완화 방안에 대한 검토를 하고있습니다.
무기막(Sio2, SiNx) Etch를 진행하고있고, Gas는 CF4/O2 약 1:1비율로 사용하고있습니다.
1. Source , Bia Power 하향
→ Plasma 생성 및 전위차가 낮아져 정전기 발생 적어짐 기대(But Etch Time이 길어짐)
2. CF4 유량비 상향
→ O2가 Rich하면 정전기가 많이 발생한다고하는데 메커니즘을 잘 모르겠습니다
(But CF4 상향시 이방성 Etch증가로 Taper 안좋아짐)
3. 압력에 대한영향성?
→ 이부분에 대해서는 영향성이 있는지 문의드립니다 상향을 하면 개선이 될수도있다고는 하는데..
4. 제전 Step추가? Etch 중간에 제전을 넣으면 효과가 있을는지 궁금합니다.
이론적으로 많이 부족합니다. 많은 도움 주시면 감사하겠습니다.
감사합니다.
대부분의 정전기 문제는 플라즈마에서 발생한 전자들의 하전에 의해서 발생하는 경우가 많을 것 같습니다.
이 가정이라면
1. bias 전력을 줄이면 하전량이 줄을 수 있고, 국부 전기장의 크기가 줄어들어 효과가 있을 수 있을 것 같습니다. 하지만 국부적인 형상 또는 byproduct 가 쌓여 생기거나 구조적으로 모서리 효과가 만들어 지지 않도록 세정 등을 주기적으로 수행하는 방법이 효율적일 것 같습니다.
2. 식각 가스는 음이온을 형성함으로 전자 수를 줄이는 효과가 있습니다만, 부식으로 인해 표면 거칠기가 증가하고 byproduct 를 만드는 결과는 상호 보상의 문제를 만듭니다. 만일 장비가 노화되었다면 최적 공정을 찾기가 수월하지 않을 수 있습니다.
3. 압력이 높으면 전자 발생이 줄어들 수 있습니다만, 보다 가스 종류에 의한 영향이 더 중요해 보입니다.
4. 제전을 잘 할 수 있다면 당연히 효과가 있겠습니다.