Etch 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다.
2016.07.11 17:15
안녕하세요.
지난 서울대에서 기술교류회에 참석했던 성균관대학교 학생 중 한명인 가두현 이라고 합니다.
이제 막 반도체 공정에 대해 공부를 하고 있는 대학원생인데요.
etching시 Trench와 via를 어떻게 구분을 하는건지 궁금해서 글을 남깁니다.
trench와 via를 BEOL과 FEOL에서 따로 구분을 하는건지 헷갈리네요.
이상입니다. 수고하세요~
| 번호 | 제목 | 조회 수 |
|---|---|---|
| 공지 | [필독] QnA 글 작성을 위한 권한 안내 [280] | 77169 |
| 공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 20450 |
| 공지 | 개인정보 노출 주의 부탁드립니다. | 57349 |
| 공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 68888 |
| 공지 | 질문하실 때 실명을 사용하여주세요. [3] | 92922 |
| 124 |
O2 etch 후 polymer 변성에 관한 문의
 | 1182 |
| 123 | 챔버 임피던스 변화에 따른 공정변화 [1] | 1199 |
| 122 | Uniformity 관련하여 문의드립니다. [1] | 1200 |
| 121 | ICP, CCP 그리고 Ion Implantation 공정 관련 질문 드립니다. [1] | 1208 |
| 120 | Plasma etch관련 질문이 드립니다. [1] | 1260 |
| 119 | [CVD] 막 증착 관련 질문입니다. [4] | 1317 |
| 118 | Matcher의 효율에 대한 내용에 대해서 궁금합니다. [1] | 1400 |
| 117 | 텅스텐 Etch 관련하여 질문드립니다. [1] | 1418 |
| 116 | 부가적인 스퍼터링 관련 질문 드립니다. [1] | 1428 |
| 115 |
poly식각을 위한 조언 부탁드립니다.
| 1432 |
| 114 | Depo시 RF 초기 Reflect 관련하여 문의드립니다. [1] | 1447 |
| 113 | Ar plasma power/time [1] | 1449 |
| 112 | Ashing 공정에 필요한 O2 plasma에 대해 궁금한 점이 있습니다. [1] | 1504 |
| 111 | PECVD 증착에서 etching 관계 [1] | 1541 |
| 110 | Pecvd 장비 공정 질문 [1] | 1687 |
| 109 | CVD품질과 RF Delivery power 관계 질문 [1] | 1770 |
| 108 | 터보펌프 에러관련 [1] | 1775 |
| 107 | wafer 두께가 증가함에 따라 Er이 급격하게 떨어지는 현상 [1] | 1828 |
| 106 | RF FREUENCY 와 D/R 과의 상관 관계에 관한 질문입니다. [1] | 1910 |
| 105 | PECVD 증착시 온도, 기판의 종류의 영향에 대해서 질문드립니다! [1] | 1944 |
에칭 (etcing) 공정 중에 trench 공정과 hole etching 공정이 있고, 각 공정에는 여러가지 하위 공정이 있습니다. via는 hole etching 공정 중 한 종류로써 trench와 via는 동일한 위치에서의 비교가 어렵습니다. trench는 좁은 면적에 용량을 극대화하기 위하여, 도량처럼 아래로 파서 표면적을 확대하여 식각하는 공정 용법입니다. Via는 회로 구성을 위한 배선 공정으로서 서로 다른 두개 이상의 금속 층 (metal layer) 간의 연결 공정입니다. 특히, metal 간 접촉 부위의 접촉 저항에 민감한 중요 공정입니다.
Front-end-of-line (FEOL)은 IC fabrication의 첫번째 부분으로 반도체 소자에서 트랜지스터, 캐패시터, 레지스터 등의 개별 디바이스들이 만들어지는 (pattern) 되어진 곳입니다. FEOL는 보통 metal interconnect layers가 deposition 되는 곳 까지의 모든 영역을 일컫습니다.
FEOL 단계 다음의 Back-end-of-line (BEOL)은 IC fabrication의 2번째 부분으로서 FEOL의 트랜지스터, 캐패시터, 레지스터 등의 개별 디바이스가 metalization layer를 통해 연결되는 곳입니다. 이 곳에서 메탈끼리 연결시 via 공정을 이용합니다.