Etch Wafer Capacitance 성분과 Vdc 관계 문의드립니다.
2024.06.19 19:51
안녕하세요 저는 반도체회사에서 Dry Etch 공정 엔지니어로 근무중입니다.
Etch Profile을 Control하는 방법들을 연구하고있는데, 그 중에 Wafer내 영역별로 Capacitance 성분을 조절하여 Etch Profile을 Control 해보는 방법을 구상 중에 있습니다.
여기서 궁금한게, Capacitance 성분이 높은 영역은 Sheath Energy가 작아져 Etch 효율이 떨어질 것으로 생각했는데 제 생각이 맞을지 아니면 Capacitance 성분이 높아지면 해당 영역은 전하 축적량이 커져 Vdc값이 음의 방향으로 커져서 Sheath Energy가 커지는것이 맞을까요?
번호 | 제목 | 조회 수 |
---|---|---|
공지 | [필독] QnA 글 작성을 위한 권한 안내 [286] | 77308 |
공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 20506 |
공지 | 개인정보 노출 주의 부탁드립니다. | 57415 |
공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 68956 |
공지 | 질문하실 때 실명을 사용하여주세요. [3] | 92989 |
» | Wafer Capacitance 성분과 Vdc 관계 문의드립니다. [1] | 84 |
184 | 공정 DATA TARGET 간 난제가 있어 문의드립니다. [1] | 103 |
183 | 플라즈마 식각 커스핑 식각량 | 65 |
182 | sputtering 을 이용한 film depostion [1] | 187 |
181 | Ni DC 스퍼터 관련 질문있습니다. [1] | 93 |
180 | 플라즈마 식각 시 notching 현상 관련 [1] | 243 |
179 | 자성 물질 Etching 시 Process Parameter 질문 [1] | 90 |
178 | Etch Plasma 관련 문의 건.. [1] | 302 |
177 | FTIR분석을 이용한 SiO2성막 해석 | 213 |
176 | AP plasma 공정 관련 문의 [1] | 221 |
175 | Cu migration 방지를 위한 스터디 [1] | 259 |
174 | gas에 따른 deposition rate 및 저항질문 있습니다 [1] | 289 |
173 | PECVD Uniformity [1] | 626 |
172 | center to edge 문제를 극복하기 위한 방법 2 | 436 |
171 | center to edge 문제를 극복하기 위한 방법 [1] | 876 |
170 | RIE Gas 질문 하나 드려도될까요? [1] | 347 |
169 | RIE 설비 관련 질문 좀 드려도 될까요? [1] | 320 |
168 | remote plasma 를 이용한 SiO2 etching 질문드립니다. [1] | 705 |
167 | GWP(Global warming potential)에 따른 Etch gas 변화에 대한 질문 [1] | 268 |
166 | Plasma 표면개질에 대해 질문드립니다. [1] | 616 |
가능합니다. 잘 생각해 보시면 edge ring (focue ring) 근방의 wafer의 cap 도 변합니다. 한가지 꼭 생각할 것은 wafer cap 변화는 wafer 표면의 하전량을 바꾸고, 이는 wafer 상단에 형성되는 sheath 전위의 크기를 바꿉니다. 쉬스 전위의 분포는 tilt 를 유발할 수 있음을 고려해 보세요 (저희 연구실 발표 논문에도 관련 자료가 있으니 찾아 보시고요).