Etch Wafer Capacitance 성분과 Vdc 관계 문의드립니다.
2024.06.19 19:51
안녕하세요 저는 반도체회사에서 Dry Etch 공정 엔지니어로 근무중입니다.
Etch Profile을 Control하는 방법들을 연구하고있는데, 그 중에 Wafer내 영역별로 Capacitance 성분을 조절하여 Etch Profile을 Control 해보는 방법을 구상 중에 있습니다.
여기서 궁금한게, Capacitance 성분이 높은 영역은 Sheath Energy가 작아져 Etch 효율이 떨어질 것으로 생각했는데 제 생각이 맞을지 아니면 Capacitance 성분이 높아지면 해당 영역은 전하 축적량이 커져 Vdc값이 음의 방향으로 커져서 Sheath Energy가 커지는것이 맞을까요?
댓글 1
번호 | 제목 | 조회 수 |
---|---|---|
공지 | [필독] QnA 글 작성을 위한 권한 안내 [286] | 77314 |
공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 20508 |
공지 | 개인정보 노출 주의 부탁드립니다. | 57416 |
공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 68965 |
공지 | 질문하실 때 실명을 사용하여주세요. [3] | 92991 |
10 | 에칭후 particle에서 발생하는 현상 | 9564 |
9 | ICP와 CCP의 차이 [3] | 12606 |
8 | ICP 식각에 대하여... | 16944 |
7 | 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다. [1] | 17678 |
6 | RIE장비 에서 WALL 과 TOP 온도 | 20450 |
5 | Dry Etcher 에 대한 교재 [1] | 22567 |
4 | Dry Etch장비에서 Vdc와 Etch rate관계 [1] | 22826 |
3 | N2 플라즈마 공정 시간에 따른 Etching rate의 변화 이유가 알고 싶어요 [2] | 23800 |
2 | Dechucking 시 wafer 상의 전하 문제 | 24225 |
1 | DC Bias Vs Self bias [5] | 31627 |