Etch DRAM과 NAND에칭 공정의 차이
2018.08.06 11:06
안녕하십니까?
DRAM과 NAND에칭 공정의 차이가 궁금합니다.
공정에서 주입되는 가스의 종류와 전기적 즉 HF/LF VPP의 차이도 있는거 같습니다.
DRAM과 NAND의 소자구조와 기능은 알겠으나.....공정조건의 차이가 왜나는지가 궁금합니다.
막질이 다름으로 인해...사용되는가스가 다른건지요?
공정조건이 다른 가장 큰 이유가 궁금합니다.
확인부탁드립니다.
감사합니다. 수고십시오.
댓글 1
번호 | 제목 | 조회 수 |
---|---|---|
공지 | [필독] QnA 글 작성을 위한 권한 안내 [280] | 77139 |
공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 20425 |
공지 | 개인정보 노출 주의 부탁드립니다. | 57335 |
공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 68873 |
공지 | 질문하실 때 실명을 사용하여주세요. [3] | 92897 |
29 | 식각 시 나타나는 micro-trench 문제 [1] | 2040 |
28 | 터보펌프 에러관련 [1] | 1773 |
27 | DRY Etcher Alram : He Flow 관점 문의 드립니다. [1] | 2377 |
26 | 챔버 임피던스 변화에 따른 공정변화 [1] | 1198 |
25 | RIE 공정시에 형성되는 두 효과를 분리해 보고 싶습니다. [1] | 856 |
24 | etching에 관한 질문입니다. [1] | 2295 |
» | DRAM과 NAND에칭 공정의 차이 [1] | 5502 |
22 | Etch공정(PE mode) Vpp 변동관련. [1] | 2354 |
21 | PR wafer seasoning [1] | 2708 |
20 | wafer 두께가 증가함에 따라 Er이 급격하게 떨어지는 현상 [1] | 1827 |
19 | Plasma etcher particle 원인 [1] | 3038 |
18 | SiO2를 Etching 할 시 NF3 단독 보다 O2를 1:1로 섞을시 Etching이 잘되는 이유 [1] | 5986 |
17 | 안녕하세요 텅스텐 에치에 대해 질문드리겠습니다. | 1146 |
16 | ICP와 CCP의 차이 [3] | 12558 |
15 | RIE에 관한 질문이 있습니다. [1] | 2683 |
14 | Plasma Etch시 Wafer Edge 영향 [1] | 3580 |
13 | RPS를 이용한 NF3와 CF4 Etch Rate 차이 [4] | 6305 |
12 | poly식각을 위한 조언 부탁드립니다. | 1431 |
11 | SiO2 식각 위한 Remote Plasma Source관련 질문 드립니다. [1] | 5423 |
10 | 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다. [1] | 17598 |