Etch 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다.
2016.07.11 17:15
안녕하세요.
지난 서울대에서 기술교류회에 참석했던 성균관대학교 학생 중 한명인 가두현 이라고 합니다.
이제 막 반도체 공정에 대해 공부를 하고 있는 대학원생인데요.
etching시 Trench와 via를 어떻게 구분을 하는건지 궁금해서 글을 남깁니다.
trench와 via를 BEOL과 FEOL에서 따로 구분을 하는건지 헷갈리네요.
이상입니다. 수고하세요~
댓글 1
번호 | 제목 | 조회 수 |
---|---|---|
공지 | [필독] QnA 글 작성을 위한 권한 안내 [279] | 77095 |
공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 20402 |
공지 | 개인정보 노출 주의 부탁드립니다. | 57312 |
공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 68853 |
공지 | 질문하실 때 실명을 사용하여주세요. [3] | 92867 |
29 | 식각 시 나타나는 micro-trench 문제 [1] | 2036 |
28 | 터보펌프 에러관련 [1] | 1773 |
27 | DRY Etcher Alram : He Flow 관점 문의 드립니다. [1] | 2375 |
26 | 챔버 임피던스 변화에 따른 공정변화 [1] | 1198 |
25 | RIE 공정시에 형성되는 두 효과를 분리해 보고 싶습니다. [1] | 856 |
24 | etching에 관한 질문입니다. [1] | 2286 |
23 | DRAM과 NAND에칭 공정의 차이 [1] | 5500 |
22 | Etch공정(PE mode) Vpp 변동관련. [1] | 2353 |
21 | PR wafer seasoning [1] | 2707 |
20 | wafer 두께가 증가함에 따라 Er이 급격하게 떨어지는 현상 [1] | 1825 |
19 | Plasma etcher particle 원인 [1] | 3029 |
18 | SiO2를 Etching 할 시 NF3 단독 보다 O2를 1:1로 섞을시 Etching이 잘되는 이유 [1] | 5971 |
17 | 안녕하세요 텅스텐 에치에 대해 질문드리겠습니다. | 1146 |
16 | ICP와 CCP의 차이 [3] | 12554 |
15 | RIE에 관한 질문이 있습니다. [1] | 2681 |
14 | Plasma Etch시 Wafer Edge 영향 [1] | 3577 |
13 | RPS를 이용한 NF3와 CF4 Etch Rate 차이 [4] | 6302 |
12 | poly식각을 위한 조언 부탁드립니다. | 1430 |
11 | SiO2 식각 위한 Remote Plasma Source관련 질문 드립니다. [1] | 5416 |
» | 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다. [1] | 17591 |