안녕하세요.

지난 서울대에서 기술교류회에 참석했던 성균관대학교 학생 중 한명인 가두현 이라고 합니다.

이제 막 반도체 공정에 대해 공부를 하고 있는 대학원생인데요.

etching시 Trench와 via를 어떻게 구분을 하는건지 궁금해서 글을 남깁니다.

trench와 via를 BEOL과 FEOL에서 따로 구분을 하는건지 헷갈리네요.

이상입니다. 수고하세요~

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [278] 76909
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 20298
공지 개인정보 노출 주의 부탁드립니다. 57216
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 68765
공지 질문하실 때 실명을 사용하여주세요. [3] 92732
29 etching에 관한 질문입니다. [1] 2275
28 Dry etch 할때 센터와 사이드 etch rate [1] 2301
27 Etch공정(PE mode) Vpp 변동관련. [1] 2347
26 DRY Etcher Alram : He Flow 관점 문의 드립니다. [1] 2364
25 [RIE] reactive, non-reactive ion의 역할 [1] 2510
24 RIE에 관한 질문이 있습니다. [1] 2673
23 PR wafer seasoning [1] 2707
22 [Etching 공정 중 wafer를 고정하기 위해 사용되는 Ring관련] [3] 2829
21 HF/F2와 silica 글래스 에칭율 자료가 있을까요? 2889
20 Gas flow rate에 따른 etch rate의 변화가 궁금합니다. [1] 3017
19 Plasma etcher particle 원인 [1] 3018
18 Plasma Etch시 Wafer Edge 영향 [1] 3558
17 Plasma 식각 test 관련 문의 [1] 3975
16 Dry Etching Uniformity 개선 방법 [2] 4320
15 SiO2 식각 위한 Remote Plasma Source관련 질문 드립니다. [1] 5389
14 DRAM과 NAND에칭 공정의 차이 [1] 5485
13 SiO2를 Etching 할 시 NF3 단독 보다 O2를 1:1로 섞을시 Etching이 잘되는 이유 [1] file 5930
12 RPS를 이용한 NF3와 CF4 Etch Rate 차이 [4] 6284
11 안녕하세요. O2 plasma etching에 대해 궁금한 것이 있습니다. [1] 6711
10 에칭후 particle에서 발생하는 현상 9541

Boards


XE Login