Etch Wafer Capacitance 성분과 Vdc 관계 문의드립니다.
2024.06.19 19:51
안녕하세요 저는 반도체회사에서 Dry Etch 공정 엔지니어로 근무중입니다.
Etch Profile을 Control하는 방법들을 연구하고있는데, 그 중에 Wafer내 영역별로 Capacitance 성분을 조절하여 Etch Profile을 Control 해보는 방법을 구상 중에 있습니다.
여기서 궁금한게, Capacitance 성분이 높은 영역은 Sheath Energy가 작아져 Etch 효율이 떨어질 것으로 생각했는데 제 생각이 맞을지 아니면 Capacitance 성분이 높아지면 해당 영역은 전하 축적량이 커져 Vdc값이 음의 방향으로 커져서 Sheath Energy가 커지는것이 맞을까요?
| 번호 | 제목 | 조회 수 |
|---|---|---|
| 공지 | [필독] QnA 글 작성을 위한 권한 안내 [286] | 77305 |
| 공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 20505 |
| 공지 | 개인정보 노출 주의 부탁드립니다. | 57415 |
| 공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 68952 |
| 공지 | 질문하실 때 실명을 사용하여주세요. [3] | 92989 |
| 810 |
Forward와 Reflect가 계속해서 걸립니다.
[2]  | 47 |
| 809 | micro arc에 대해 질문드립니다. [1] | 26 |
| 808 | 플라즈마 장비 내부 온도 측정법 [1] | 20 |
| » | Wafer Capacitance 성분과 Vdc 관계 문의드립니다. [1] | 80 |
| 806 | Surface wave plasma 조건에 관해 질문드립니다. [1] | 39 |
| 805 | CCP Chamber 사용 중 Impedance 변화 원인 문의드립니다. [1] | 66 |
| 804 | CVD 박막 Clean 중 Ar에 의한 Etch 여부가 궁금합니다. [1] | 79 |
| 803 | Ion 입사각을 확인하는 방법 문의드립니다 [1] | 46 |
| 802 | ICP Plasma etch chamber 구조가 궁금합니다. [1] | 107 |
| 801 | HE LEAK 과 접촉저항사이 관계 [1] | 123 |
| 800 | PECVD 실험을 하려고 하는데 조언 구합니다. | 89 |
| 799 | 스터퍼링시 기판 온도 계산에 대해 질문드립니다! [1] | 68 |
| 798 | 공정 DATA TARGET 간 난제가 있어 문의드립니다. [1] | 101 |
| 797 | Si 와 SiO의 선택적 식각 관련 문의입니다. | 141 |
| 796 | Druyvesteyn Distribution | 54 |
| 795 | 플라즈마 식각 커스핑 식각량 | 64 |
| 794 | Showerhead와 Heater간 간격에 따른 RPC 효율성 [1] | 133 |
| 793 | C2H2 플라즈마코팅시 가스 원인과 대책 | 43 |
| 792 | DBD 방전 방식의 저온 플라즈마 관련해서 3가지 질문 드립니다. [1] | 60 |
| 791 | 새삼스럽지만 챔버 내에 전류의 정의를 여쭤보고싶습니다. [1] | 157 |
가능합니다. 잘 생각해 보시면 edge ring (focue ring) 근방의 wafer의 cap 도 변합니다. 한가지 꼭 생각할 것은 wafer cap 변화는 wafer 표면의 하전량을 바꾸고, 이는 wafer 상단에 형성되는 sheath 전위의 크기를 바꿉니다. 쉬스 전위의 분포는 tilt 를 유발할 수 있음을 고려해 보세요 (저희 연구실 발표 논문에도 관련 자료가 있으니 찾아 보시고요).