Sheath CVD 공정에서의 self bias

2021.06.13 19:47

박관호 조회 수:1299

안녕하세요 반도체 제조업에서 설비업무 맡고있는 저년차 사원입니다.

 

self bias 현상이 일어나게 되는 메커니즘을 3가지정도 배웠습니다.

1. RF 관점에서 순전류는 0이어야하기 때문에 더 크고 무거운 ion을 끌어오기 위해서 전극의 전위가 낮아지는 효과

2. 전극의 크기 차이로 인한 전자의 축적으로 전극의 전위가 낮아지는 효과

3. blocking capacitor에서의 전자의 축적으로 전극의 전위가 낮아지는 효과

 

실제로 CVD chamber 내 shower head보다 heater의 크기가 작고 blocking capacitor의 존재로 2번, 3번은 납득이 됩니다..

 

사내 semina에서 배우기로는 ETCH 설비와 다르게 CVD 설비는 shower head에 RF가 인가되고 heater쪽이 접지로 연결되어 있다고 했는데..

그렇다면 1번 효과에 의해 heater가 아니라 shower head쪽 전극이 음극역할을 하게 되는건가요???

(http://pal.snu.ac.kr/index.php?mid=board_qna_new&document_srl=81598 에서의 답변 참고했습니다)

 

만약 맞다면, 2번,3번 효과의 경우 heater쪽 전위가 낮아지게 되는걸로 보이는데, 1번에 의한 효과와 서로 경쟁하는건가요????

 

학부출신으로 회사와서 아는건 없고 궁금한건 많은데 얕게 배운 지식으로 업무와 연관지으려 하니 힘이드네요 교수님..

많이 배워가고 있습니다.

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [127] 5573
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 16855
공지 개인정보 노출 주의 부탁드립니다. 51344
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 64188
공지 질문하실 때 실명을 사용하여주세요. [3] 84156
610 LF Power에의한 Ion Bombardment [2] 864
609 PECVD와 RIE의 경계에 대해 [1] 903
608 전자 온도 구하기 [1] file 622
607 공정 진행 중 의도적인 섭동 효과에 대해서 질문 드립니다. [1] 218
» CVD 공정에서의 self bias [1] 1299
605 PP & PET 친수성과 접착성 유지 질문입니다. [1] 2872
604 잔류시간 Residence Time에 대해 [1] 461
603 공정 진행 중간에 60Mhz만 Ref가 튀는 현상 관련하여 답변 정말 감사합니다! 1554
602 ESC Polymer cracking 제거를 위한 ISD 공정 문의 433
601 공정 진행 중간에 60Mhz만 Ref가 튀는 현상 관련하여 어떤 이유들이 있을까요..? [2] 596
600 CCP에서 접지된 전극에 기판을 놓았을 때 반응 [1] 507
599 Edge ring과 플라즈마 밀도 균일성 [1] 784
598 [Etching 공정 중 wafer를 고정하기 위해 사용되는 Ring관련] [3] 1178
597 매칭시 Shunt와 Series 값 [1] 879
596 RF Power와 균일도 연관성 질문드립니다. [2] 1596
595 구 대칭으로 편광된 전자기파를 조사할 때에 대한 질문입니다. [1] file 165
594 CCP에서 전극에 쌓이는 막질에 의한 Capacitance 변화가 궁금합니다 [1] 1810
593 low pressure 영역에서 아킹이 더 쉽게 발생하는 이유에 관해 문의드립니댜. [1] 869
592 안녕하세요? 임피던스 매칭관련 질문드립니다. [1] 1148

Boards


XE Login