상세한 답변 정말 감사합니다!! 추가 질문이 있습니다. 
1. 현업에서 스크레치와 같은 defect들은 대부분 edge에서 일어난다고 알고있습니다. 그렇다면 etch 공정 기술 엔지니어로서, edge의 수율을 높이는 방법에는 무엇이 있을까요? 

저는 이 방법을 center to edge 균일도 제어로 생각해서 위와 같은 질문을 드렸는데, 여기서는 추가 부품을 사용하는 방법을 써야하므로 공정 레시피 측면에서 제어할 요소가 적다고 말씀하셔서 추가 질문 드립니다! 

2. 양산 수율 달성 측면에서, 높은 aspect ratio로 인한 문제가 핵심인 것이 맞나요?

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [276] 76878
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 20274
공지 개인정보 노출 주의 부탁드립니다. 57199
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 68752
공지 질문하실 때 실명을 사용하여주세요. [3] 92703
68 DC Bias Vs Self bias [5] 31575
67 Dechucking 시 wafer 상의 전하 문제 24186
66 N2 플라즈마 공정 시간에 따른 Etching rate의 변화 이유가 알고 싶어요 [2] 23774
65 Dry Etch장비에서 Vdc와 Etch rate관계 [1] 22780
64 Dry Etcher 에 대한 교재 [1] 22551
63 RIE장비 에서 WALL 과 TOP 온도 20434
62 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다. [1] 17547
61 ICP 식각에 대하여... 16927
60 ICP와 CCP의 차이 [3] 12533
59 에칭후 particle에서 발생하는 현상 9535
58 안녕하세요. O2 plasma etching에 대해 궁금한 것이 있습니다. [1] 6680
57 RPS를 이용한 NF3와 CF4 Etch Rate 차이 [4] 6277
56 SiO2를 Etching 할 시 NF3 단독 보다 O2를 1:1로 섞을시 Etching이 잘되는 이유 [1] file 5918
55 DRAM과 NAND에칭 공정의 차이 [1] 5477
54 SiO2 식각 위한 Remote Plasma Source관련 질문 드립니다. [1] 5355
53 Dry Etching Uniformity 개선 방법 [2] 4317
52 Plasma 식각 test 관련 문의 [1] 3973
51 Plasma Etch시 Wafer Edge 영향 [1] 3551
50 Gas flow rate에 따른 etch rate의 변화가 궁금합니다. [1] 3013
49 Plasma etcher particle 원인 [1] 3005

Boards


XE Login