.반도체회사에서 pecvd 담당하고 있는 초보인데요. 궁금한게 몇개 있어 물어보겠습니다.

1.  pecvd 증착 후 wafer edge에 많은 defect을 해결하는 방법 (center는 깨끗함, edge에만 defect이 수없이 많음)

2. pecvd deposition 중  reflected power가  팅기는 현상으로 인해 두께가 낮아지거나 높아지는 현상이 있나요? 있다면 해결방법 알려주세요.

3. 한번 공정할때 wafer가 5장이 들어가는데 최대한 두께가 균일하게 증착할 방법이 있을까요? 

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [265] 76538
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 20076
공지 개인정보 노출 주의 부탁드립니다. 57115
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 68613
공지 질문하실 때 실명을 사용하여주세요. [3] 91694
584 Si 표면에 Ar Plasma Etching하면 안되는 이유 [1] 964
583 CCP Plasma 해석 관련 문의 [1] file 971
582 아래 382 번 질문에 대한 추가 질문 드립니다. [1] 982
581 전자 온도에 대한 질문이 있습니다. [1] 999
580 고진공 만드는방법. [1] 1001
579 RF Antena와 Matcher 間 상관관계 문의드립니다. [1] 1001
578 DC Magnetron Sputter 플라즈마 진단 [1] 1007
577 langmuir probe관련하여 질문드리고 싶습니다. [1] file 1009
576 Plasma 에서 Coupled (결합) 의 의미 [1] 1017
575 Plasma Arching [1] 1024
574 전자밀도 크기에 대하여 질문드립니다. (Ar, O2, N2 가스) [1] 1024
573 진학으로 고민이 있습니다. [2] 1025
572 etch defect 관련 질문드립니다 [1] 1026
571 DC Plasma 전자 방출 메커니즘 1028
570 플라즈마 코팅 [1] 1032
569 리모트 플라스마 소스 AK 부품 수출 관련 질문 입니다 반도체 장비 부풉ㅁ 1039
568 Decoupled Plasma 관련 질문입니다. [1] 1040
567 HEATER 교체 이후 SELF BIAS 상승관련 문의 [1] 1043
566 RIE 장비 사용 중 dc-bias의 감소 [1] 1045
565 공정 진행 중간에 60Mhz만 Ref가 튀는 현상 관련하여 어떤 이유들이 있을까요..? [2] 1054

Boards


XE Login