안녕하세요.

지난 서울대에서 기술교류회에 참석했던 성균관대학교 학생 중 한명인 가두현 이라고 합니다.

이제 막 반도체 공정에 대해 공부를 하고 있는 대학원생인데요.

etching시 Trench와 via를 어떻게 구분을 하는건지 궁금해서 글을 남깁니다.

trench와 via를 BEOL과 FEOL에서 따로 구분을 하는건지 헷갈리네요.

이상입니다. 수고하세요~

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [278] 76882
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 20277
공지 개인정보 노출 주의 부탁드립니다. 57200
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 68755
공지 질문하실 때 실명을 사용하여주세요. [3] 92711
69 DC Bias Vs Self bias [5] 31578
68 Dechucking 시 wafer 상의 전하 문제 24187
67 N2 플라즈마 공정 시간에 따른 Etching rate의 변화 이유가 알고 싶어요 [2] 23777
66 Dry Etch장비에서 Vdc와 Etch rate관계 [1] 22781
65 Dry Etcher 에 대한 교재 [1] 22551
64 RIE장비 에서 WALL 과 TOP 온도 20436
» 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다. [1] 17549
62 ICP 식각에 대하여... 16927
61 ICP와 CCP의 차이 [3] 12533
60 에칭후 particle에서 발생하는 현상 9538
59 안녕하세요. O2 plasma etching에 대해 궁금한 것이 있습니다. [1] 6692
58 RPS를 이용한 NF3와 CF4 Etch Rate 차이 [4] 6279
57 SiO2를 Etching 할 시 NF3 단독 보다 O2를 1:1로 섞을시 Etching이 잘되는 이유 [1] file 5921
56 DRAM과 NAND에칭 공정의 차이 [1] 5477
55 SiO2 식각 위한 Remote Plasma Source관련 질문 드립니다. [1] 5361
54 Dry Etching Uniformity 개선 방법 [2] 4318
53 Plasma 식각 test 관련 문의 [1] 3974
52 Plasma Etch시 Wafer Edge 영향 [1] 3552
51 Gas flow rate에 따른 etch rate의 변화가 궁금합니다. [1] 3013
50 Plasma etcher particle 원인 [1] 3008

Boards


XE Login