Etch Dechucking 시 wafer 상의 전하 문제

2008.04.17 17:39

관리자 조회 수:23544 추천:389

================================<질문>=======================================

반도체 공정 장비 중 Tel社 Dry Etcher 장비 를 관리하고 있는데요..
wafer가 process 완료후 Esc에 의해 Chucking 되어있다가
Dechucking 될때 4-pin에 의해 Ground 됩니다..
이때 wafer 상의 전하가 4-pin을 통해 ground 로 이동하면서 pattern에 영향을 주어 불량이 발생하였습니다..

그래서 궁금한게 있는데요...
plasma etching 을 하면서 wafer 에 쌓이게(?)되는 전하량을 구하는 공식과 이런 현상이 생길수 있는 원인에 대해 알려주시면 감사하겠습니다.
그럼...수고하세요...

================================<답변>=======================================

이 문제는 식각의 trench 문제와도 관련이 있는  실질적이며 기초적인 좋은 질문입니다. 하지만 본인의 능력으로는
정확한 답을 드리기 힘듧니다. 따라서 저의 답변은 하나의 가설입니다.
많은 분들의 참여를 부탁드립니다. 공부할 좋은 기회를 주어 고맙습니다.

웨이퍼이 축적되는 전하량을 계산하기 위해서 다음과 같은 과정을
가정합니다.
1. 전자의 유동도가 이온의 것보다 커서 웨이퍼는 일정시간 후에
전자가 축적되어 self bias 전위를 갖고 이온쉬스를 형성하게 됩니다.
이렇게 되면 전자 전류와 이온 저류가 같아짐으로 ion flux=ele. flux
에서
n_is x sqrt(e(V_p-V_self)/M)=n_es x int(infite-sqrt(e(V_p-V_self)/m) f_M v dv 를 만족하게 될 것 입니다. 여기서 n_is와 n_es는
쉬스 근방에서의 이온과 전자 밀도, M과 m은 이온과 전자 질량, V_p와
V_self는 플라즈마 전위 및 self bias 전위이며 전자는 Maxwellian이고
v는 전자의 속도입니다. 플라즈마가 준중성상태를 만족함으로
쉬스 근방에서의 이온이 밀도와 전자 밀도는 거의 같아 식에서 밀도값은
서로 상쇄되어 결국 이 식으로 부터는 V_self 값을 구할 수 있습니다.
따라서 웨이퍼에 축적되는 전하량은 self bias가 형성되기 시작할 때
까지 웨이퍼로 들어오는 전자의 양과 이온의 양의 차이에 의해서 축적되게
됩니다.
이 모델에 따라 웨이퍼의 전위가 영에서 selb bias 전위를 갖는데
걸리는 시간을 측정한다면 웨이퍼 상에 축적되는 전하량은
Q=CV_self로 부터 구할 수 있습니다. 여기서 C는 웨이퍼와 chuck이
만드는 축전용량입니다. 이 축전 용량은 chucking 거리와 cooling 개스의
압력 및 웨이퍼의 특성/ doing 특성 등이 복합적으로 포함된 값일
것입니다
또한 다음과 같은 가정도 가능 할 것 같습니다.
2. 웨이퍼이 인가되는 ac bias 의 한 주기 동안에 단위 면적의
웨이퍼에 들어오는 전자의 수는 평균전자밀도를 가정하면
Q_e =q x int(0-T) {n_e x int (inf. - (e(V_p-(V(t)-Vself)) f_M v dv}dt 입니다. 여기서 T는 bias 주기의 역수입니다. 마찮가지로 Q_i도 구할 수
있습니다. 하지만 이온의 경우는 cold 하다고 가정하여
Q_i = q x int(0-T) {n_i x sqrt(e(V_p-(V(t)-Vself)/M} dt로 가정할 수 있고  초기의 Vself는 영이지만 한 주기 후에는 두 전하량의 차이가
생기고 (이온과 전자의 이동도 차이) 이로서 조금씩 Vself는 음으로
이동합니다. 따라서 웨이퍼의 전위가 영에서 Vself로 이동하는데 걸리는
시간은 Ts라 가정하면 Ts=n x T 가 되며 여기서 n은 웨이퍼가 self bias 전위를 갖는데
몇 주기가 걸리는 가 하는 횟수입니다. 따라서 웨이퍼이 축적되는
전하량 Q=|Qe-Qi|=sum(0-n) { 위의 두식의 차이} = CVself가 될
것입니다.

따라서 축적되는 전하량의 크기는 웨이퍼의 self bias 전위를 직/
간접적으로 알아야 하며 플라즈마의 온도(전자 에너지 분포 변화)와
밀도와 사용되는 이온의 질량에 따른 함수가 됩니다.

많은 가정을 포함하였으니 참고하시고 좋은 의견을 주시기 바랍니다.

참고: Butler et al, "plasma sheath formation by RF fields", Phy. Fluid, 6(9) p 1346 (1963)
Kohler et al. "plasma potential of 13.56MHz ....", 57(1), p59 (1984)
Fujiwara et. al, "Charge acculmulation effects....", 5(2), p126 (1996)
번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [54] 1184
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 911
공지 개인정보 노출 주의 부탁드립니다. 49372
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 59449
공지 질문하실 때 실명을 사용하여주세요. [1] 74043
41 DC Bias Vs Self bias [5] 29898
» Dechucking 시 wafer 상의 전하 문제 23544
39 N2 플라즈마 공정 시간에 따른 Etching rate의 변화 이유가 알고 싶어요 [2] 23037
38 Dry Etcher 에 대한 교재 [1] 22101
37 Dry Etch장비에서 Vdc와 Etch rate관계 [1] 21808
36 RIE장비 에서 WALL 과 TOP 온도 20090
35 ICP 식각에 대하여... 16441
34 ICP와 CCP의 차이 [3] 10070
33 에칭후 particle에서 발생하는 현상 8871
32 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다. [1] 8328
31 RPS를 이용한 NF3와 CF4 Etch Rate 차이 [4] 4522
30 DRAM과 NAND에칭 공정의 차이 [1] 4463
29 SiO2 식각 위한 Remote Plasma Source관련 질문 드립니다. [1] 3190
28 SiO2를 Etching 할 시 NF3 단독 보다 O2를 1:1로 섞을시 Etching이 잘되는 이유 [1] file 3166
27 Dry Etching Uniformity 개선 방법 [2] 2912
26 Plasma Etch시 Wafer Edge 영향 [1] 2517
25 PR wafer seasoning [1] 2285
24 HF/F2와 silica 글래스 에칭율 자료가 있을까요? 1894
23 안녕하세요. O2 plasma etching에 대해 궁금한 것이 있습니다. [1] 1817
22 RIE에 관한 질문이 있습니다. [1] 1772

Boards


XE Login