.반도체회사에서 pecvd 담당하고 있는 초보인데요. 궁금한게 몇개 있어 물어보겠습니다.

1.  pecvd 증착 후 wafer edge에 많은 defect을 해결하는 방법 (center는 깨끗함, edge에만 defect이 수없이 많음)

2. pecvd deposition 중  reflected power가  팅기는 현상으로 인해 두께가 낮아지거나 높아지는 현상이 있나요? 있다면 해결방법 알려주세요.

3. 한번 공정할때 wafer가 5장이 들어가는데 최대한 두께가 균일하게 증착할 방법이 있을까요? 

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [269] 76736
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 20206
공지 개인정보 노출 주의 부탁드립니다. 57168
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 68702
공지 질문하실 때 실명을 사용하여주세요. [3] 92280
569 RIE 장비 사용 중 dc-bias의 감소 [1] 1056
568 HEATER 교체 이후 SELF BIAS 상승관련 문의 [1] 1059
567 etch defect 관련 질문드립니다 [1] 1059
566 전자밀도 크기에 대하여 질문드립니다. (Ar, O2, N2 가스) [1] 1064
565 고전압 방전 전기장 내 측정 [1] file 1066
564 Plasma Etching 교재 추천 부탁드립니다.. [3] 1071
563 공정 진행 중간에 60Mhz만 Ref가 튀는 현상 관련하여 어떤 이유들이 있을까요..? [2] 1081
562 Dechucking과 He gas의 관계 질문입니다. [1] 1087
561 엘립소미터 측정관련해서 질문이 있습니다. [1] 1104
560 RF 반사파와 이물과의 관계 [1] 1113
559 식각 가스 사용 챔버의 잔류 flourine cleaning 혹은 conditioning 방법 질문 [1] 1113
558 MFP와 Sheath 관련하여 추가 질문 드립니다. [1] 1117
557 잔류시간 Residence Time에 대해 [1] 1118
556 Vacuum Chamber(Etching) 내에서 열의 이동과 Byproduct 이동과의 관계. [2] 1121
555 wafer bias [1] 1129
554 전자 온도 구하기 [1] file 1131
553 플라즈마 주파수 예측관련 질문드립니다 [1] 1132
552 자기 거울에 관하여 1139
551 안녕하세요 텅스텐 에치에 대해 질문드리겠습니다. 1141
550 Group Delay 문의드립니다. [1] 1144

Boards


XE Login