Sputtering UBM 스퍼터링 장비로...
2010.06.01 23:11
안녕 하십니까. UBM장비로 SUS 시편 두께에 따라 박막 두께도 달라지는지.. 달라지면 어떻게 달라지는지 Ti로 코팅하고 있는데 챔버를 열었을시 상온 과 챔버내 온도 차로 인하여 생기는 문제점들과 BIAS-DC ARC 장비로 챔버내에 하드 아킹이 일어나는 원인이 어떤것들이 있는지 알고 싶습니다.
번호 | 제목 | 조회 수 |
---|---|---|
공지 | [필독] QnA 글 작성을 위한 권한 안내 [270] | 76745 |
공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 20215 |
공지 | 개인정보 노출 주의 부탁드립니다. | 57169 |
공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 68706 |
공지 | 질문하실 때 실명을 사용하여주세요. [3] | 92304 |
229 | 엘립소미터 측정관련해서 질문이 있습니다. [1] | 1105 |
228 | Dechucking과 He gas의 관계 질문입니다. [1] | 1088 |
227 | 공정 진행 중간에 60Mhz만 Ref가 튀는 현상 관련하여 어떤 이유들이 있을까요..? [2] | 1082 |
226 | Plasma Etching 교재 추천 부탁드립니다.. [3] | 1073 |
225 | 고전압 방전 전기장 내 측정 [1] | 1066 |
224 | 전자밀도 크기에 대하여 질문드립니다. (Ar, O2, N2 가스) [1] | 1066 |
223 | HEATER 교체 이후 SELF BIAS 상승관련 문의 [1] | 1060 |
222 | etch defect 관련 질문드립니다 [1] | 1060 |
221 | RIE 장비 사용 중 dc-bias의 감소 [1] | 1058 |
220 | Plasma Arching [1] | 1052 |
219 | Decoupled Plasma 관련 질문입니다. [1] | 1050 |
218 | 리모트 플라스마 소스 AK 부품 수출 관련 질문 입니다 반도체 장비 부풉ㅁ | 1045 |
217 | DC Plasma 전자 방출 메커니즘 | 1038 |
216 | 플라즈마 코팅 [1] | 1036 |
215 | Plasma 에서 Coupled (결합) 의 의미 [1] | 1030 |
214 | 진학으로 고민이 있습니다. [2] | 1030 |
213 | DC Magnetron Sputter 플라즈마 진단 [1] | 1022 |
212 | langmuir probe관련하여 질문드리고 싶습니다. [1] | 1016 |
211 | Si 표면에 Ar Plasma Etching하면 안되는 이유 [1] | 1013 |
210 | 전자 온도에 대한 질문이 있습니다. [1] | 1011 |
(1) 일반적으로 증착 시편 앞단의 플라즈마 밀도 및 활성종의 밀도를 향상시기키 위해 Unbalanced magnetron sputtering 장비를 많이 사용합니다. 이때 sputtering 타겟과 증착 시편 사이 공간의 자장 분포가 UBM 장비 성능을 좌우하게 됩니다. SUS 시편 두께에 따라 박막 두께가 달라질 수 있는가에 대한 제 생각은, SUS자체가 강자성체가 아니기 때문에 자장 구조에 왜곡을 주지 않는다고 가정할 수 있으며, 따라서 sputtering cathode에서 발생된 플라즈마 성질에 크게 영향을 주지 않으리라 생각됩니다. 본 연구소에서는 SUS 1T, 3T 등의 두께를 가진 시편을 통해 Ti 증착을 수행한 경험들이 있으며, 그결과 차이는 없었습니다. 만약 UBM에서 증착 시편이 자성체라면, 자장 분석을 통해 UBM 효과가 나타나는가를 확인해야 합니다.
(2) 아시다시피 Ti와 SUS의 열팽창계수가 달라 코팅 후 바로 꺼내게 되면 박리가 일어납니다. 코팅 시간, 시편에 인가된 바이어스 전압 등에 따라 온도가 바뀔 것이며 일반적으로 -100VDC 정도의 시편 전압을 통해 코팅시 200도 사이의 값까지 가열되는 것은 쉽게 관찰할 수 있습니다. 따라서 코팅 후 시편을 충분히 챔버 내에서 냉각 후 꺼내는 것이 박리현상을 막을 수 있을 것으로 사료됩니다. 또한 코팅 두께가 증가함에 따라 Residual stress가 커져 박리가 일어날 수도 있습니다.
(3) BIAS-DC ARC 장비에 관한 조금 더 자세한 정보를 주시면 자세하게 설명해 드릴 수 있을것 같습니다.
예를 들면, DC ARC + bias substrate인지?
일반적으로는 ARC 장비에서 기판에 DC 전압을 인가할 경우 말씀하신 하드 아킹이 쉽게 발생하며 이를 피하기 위해 Asymmetric pulse (- 90%, + 5%) 와 같은 기판 전압을 사용하기도 합니다.
조금이나마 도움이 되셨으면 좋겠습니다.