안녕하세요.

지난 서울대에서 기술교류회에 참석했던 성균관대학교 학생 중 한명인 가두현 이라고 합니다.

이제 막 반도체 공정에 대해 공부를 하고 있는 대학원생인데요.

etching시 Trench와 via를 어떻게 구분을 하는건지 궁금해서 글을 남깁니다.

trench와 via를 BEOL과 FEOL에서 따로 구분을 하는건지 헷갈리네요.

이상입니다. 수고하세요~

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [113] 4907
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 16241
공지 개인정보 노출 주의 부탁드립니다. 51250
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 63754
공지 질문하실 때 실명을 사용하여주세요. [2] 83561
107 [RIE] reactive, non-reactive ion의 역할 [1] 1002
106 [Etching 공정 중 wafer를 고정하기 위해 사용되는 Ring관련] [3] 1007
105 Pecvd 장비 공정 질문 [1] 1016
104 CVD품질과 RF Delivery power 관계 질문 [1] 1031
103 Depo시 RF 초기 Reflect 관련하여 문의드립니다. [1] 1054
102 압력, 유량과 residence time에 대해 질문있습니다. [1] 1084
101 플라즈마 에칭 과 표면처리 의 차이점 질문드립니다. [1] 1166
100 Ar plasma power/time [1] 1194
99 wafer 두께가 증가함에 따라 Er이 급격하게 떨어지는 현상 [1] 1216
98 poly식각을 위한 조언 부탁드립니다. file 1220
97 Dry etch 할때 센터와 사이드 etch rate [1] 1232
96 식각 시 나타나는 micro-trench 문제 [1] 1402
95 DRY Etcher Alram : He Flow 관점 문의 드립니다. [1] 1410
94 etching에 관한 질문입니다. [1] 1454
93 RF FREUENCY 와 D/R 과의 상관 관계에 관한 질문입니다. [1] 1457
92 터보펌프 에러관련 [1] 1471
91 플라즈마 깜빡임에 대해 질문이 있습니다. [1] 1558
90 Gas flow rate에 따른 etch rate의 변화가 궁금합니다. [1] 1615
89 PECVD Precursor 별 Arcing 원인 [1] 1622
88 Etch공정(PE mode) Vpp 변동관련. [1] 1780

Boards


XE Login