.반도체회사에서 pecvd 담당하고 있는 초보인데요. 궁금한게 몇개 있어 물어보겠습니다.

1.  pecvd 증착 후 wafer edge에 많은 defect을 해결하는 방법 (center는 깨끗함, edge에만 defect이 수없이 많음)

2. pecvd deposition 중  reflected power가  팅기는 현상으로 인해 두께가 낮아지거나 높아지는 현상이 있나요? 있다면 해결방법 알려주세요.

3. 한번 공정할때 wafer가 5장이 들어가는데 최대한 두께가 균일하게 증착할 방법이 있을까요? 

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [303] 78037
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 20847
공지 개인정보 노출 주의 부탁드립니다. 57737
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 69253
공지 질문하실 때 실명을 사용하여주세요. [3] 93631
132 RIE 장비 사용 중 dc-bias의 감소 [1] 1140
131 안녕하세요 텅스텐 에치에 대해 질문드리겠습니다. 1163
130 Vacuum Chamber(Etching) 내에서 열의 이동과 Byproduct 이동과의 관계. [2] 1181
129 etch defect 관련 질문드립니다 [1] 1187
128 엘립소미터 측정관련해서 질문이 있습니다. [1] 1203
127 Si 표면에 Ar Plasma Etching하면 안되는 이유 [1] 1205
126 O2 etch 후 polymer 변성에 관한 문의 file 1211
125 식각 가스 사용 챔버의 잔류 flourine cleaning 혹은 conditioning 방법 질문 [1] 1220
124 챔버 임피던스 변화에 따른 공정변화 [1] 1227
123 ICP, CCP 그리고 Ion Implantation 공정 관련 질문 드립니다. [1] 1239
122 Uniformity 관련하여 문의드립니다. [1] 1245
121 Plasma etch관련 질문이 드립니다. [1] 1282
120 [CVD] 막 증착 관련 질문입니다. [4] 1369
119 Matcher의 효율에 대한 내용에 대해서 궁금합니다. [1] 1448
118 poly식각을 위한 조언 부탁드립니다. file 1457
117 Depo시 RF 초기 Reflect 관련하여 문의드립니다. [1] 1478
116 Ar plasma power/time [1] 1483
115 부가적인 스퍼터링 관련 질문 드립니다. [1] 1488
114 텅스텐 Etch 관련하여 질문드립니다. [1] 1518
113 PECVD 증착에서 etching 관계 [1] 1616

Boards


XE Login