맞는 방법은 아니지만, 쉽게 옴의 법칙으로 이해하면 더 쉬울 것 같습니다.

I=V/R  전류를 고정으로 하고 저항값을 움직여 보면 전압값 또한 움직일 것입니다.

impedance는 교류 즉 RF/LF는 Z = real + imagin 인 상태로 더 수식이 어렵습니다.

CCP의 edge ring의 경우 Xc와 연관 되어 있을 것 같습니다. Zc=-i/wC   (W의 경우는 w= 2Πf  f는 frequency)

실제로 cap 성분에 의해서 Vpp의 변화는 있을 수 있습니다.

이 질문에서 몇가지 정리할 것이 있습니다. 

1. 통상 Vpp로 표현할 때는 전원에서 인가된 표면 전위를 의미할 것입니다. 플라즈마 전위도 Vp라 표현하고, RF 전극 앞에서 Vp도 흔들려서 이때 del Vp로 표현합니다. 따라서 플라즈마 벌크에서의 Vpp라 하면 del Vp를 의미한다고도 할 수가 있습니다. 

따라서 전기 회로적으로 Vpp를 표현하려는 노력을 주된 관점이 무엇인가의 핵심을 보여 줄 수 있으니, 문제 설정에 주의해 보면 좋을 것 같습니다. 

2. 가정은 플라즈마 없을 때, 전원에서 인가된 RF 전력이 ESC에 인가된 상태에서 ESC 표면 전위? 또는 웨이퍼 표면 전위를 알고 싶은 것일 것 같습니다. 여기서 여러 가정을 해야 하겠는데, ESC를 하나의 도체 전극으로 가정하고, wafer가 위에 놓였고, 간격이 없다고 강저하면, 하나의 부도체/도체에 전원 RF가 인가되었을 것입니다. p-wafer의 상대 유전 상수가 약 11.7 이며, cap = 유전상수 x 전극면적/ 전극두께 의 식을 고려하면 위의 문제가 조금은 풀릴 것 같습니다. 

즉. edge ring을 사용하는 구조입니다. edge-ring은 코팅이 되어 있거나 부도체 속에 전극이 삽입된 구조를 가집니다. 따라서 edge ring 표면과의 C_edge = 유전상수(코팅재료) x A(edge ring)/d(박막두께) 로 쓸 수 있니다. 또한  edge ring은 wafer 가장자리 공정 균일도 제어 용의 부품으로, wafer 전극과 매우 가까이 붙어 있습니다. 따라서 ESC wafer와 측면에 C_gap 을 가질 겁니다. 

자 이들을 모두 연결시켜 보시면 됩니다. 상부 전극에서 플라즈마를 통해서 (도체라 가정하면) 회로는 직렬로 내려와서 C_w || C_edge 가 병렬 연결되어 있고, C_w-Cgap-C_edge의 모델이 성립하게 됩니다. (여기서 C_gap 은 C_w와 C_edge 상단에서 두 cap을 연결시켜야 맞을 것 같습니다)

이 다음 단은 Main Bias가 연결된 경우 또는 Main Bias는 C_w에 연결이 되며, Edge power는 C_edge에 독립적으로 연결되거나 또는 병합되어 운전됩니다. 

3. 회로를 완성하였으면 전체 Ceq을 계산해 보시고, V_main의 전압강하를 고려해 보면 됩니다. Ceq의 표면에서의 전압은 플라즈마 없을 경우, Ceq의 impedance = 1/(w x Ceq) 값 만큼 전압을 강하시킬 것입니다. 따라서 질문은 edge ring의 박막의 두께의 영향을 조사하려는 것이니 C_edge ring의 d(edge ring)이 Ceq에서 어떻게 역할하는 가를 판단해 보시면 좋을 것 같습니다.

+ 추가할 것은, 위의 조건에 공정 플라즈마가 있는 경우 Vpp의 변화에 따라서 플라즈마 변화와 공정 변화를 같이 생각하려고 노력해야 하는 점입니다. 우리가 Vpp 변화를 살피는 이유는 플라즈마 특성 변화로 인한 공정 변화를 추적하기 위함입니다.  

다음 생각을 이어가 보세요. edge ring 상태에 따라서 웨이퍼 전극의 전위가 변하면 플라즈마는 어떻게 변하고, 바뀐 플라즈마에 의해서 공정은 어떻게 변할까?