진태우 wrote :
스퍼터링에 있어서 시편표면에 전류가 흘렀던 흔적(저흰 이것을 '아킹'이라고 합니다.)이 남게 되는데, 이것이 왜 생기게 되는지요. 공정에서는 DC를 사용하여 스퍼터링을 하는데, 이 때 타겟에 인가되는 전력이 약 13kW정도입니다. DC Power의 량이 커서 그런다고 하던데, 이 부분이 잘 이해가 가질 않습니다. 저희는 스퍼터링시 시편을 chamber와 절연을 시켜 두거든요. 이처럼 접지가 되어있지 않은 시편에도 전류가 흐를 수 있는 것인지, 궁금합니다. 다른 이유가 있을까요?

군산대학교 공과대학 재료공학과 주정훈 교수

또 다시 스퍼터링에 관해서 이야기 할 수 있는 기회가 되서 반갑습니다.
유사한 경험을 저희도 가지고 있읍니다. 유리라는 절연체 위에 박막을 입힐대 나타나는 형상으로 생각되는데, 실제 플라즈마와 닿는 표면의 전위에 대해서는 기본적으로 기판 홀더(또는 트레이)는 접지 전위이고, 절연체인 유리가 있고 그 위에 일정한 전위의 플라즈마가 있는 구조는 마치 콘덴서와 같은 구조가 됩니다. Q=C*V의 식은 미분형으로 써서 시간에 따른 포텐셜을 변화를 계산한 것은 미국 R.P.I그룹의 논문이 있으니 참조하십시오.(J. Vacuum Science and Technology A, 17(6), 3332) 저희는 이 현상을 측정하고 없애기 위한 연구를 한 적이 있읍니다. 기판에 일정한 펄스 바이어스를 인가하고 그 전압 파형의 변화를 플라즈마의 운전 조건에 따라서 구해보는 것이지요. 그러면 기판 표면에서 국부적인 방전이 생기지 않는 것으로 보이는 임계 주파수가 나옵닏. 플라즈마 공정 조건에 따라서 다르지만 공업적으로 그리 어렵지 않은 정도의 주파수대가 얻어집니다. 이 부분은 아직 저희가 정식 페이퍼 논문으로 발표를 하지 않아서 수치적으로는 언급하지는 앟겠읍니다. 이번 미국진공학회때에 위의 R.P.I group에서도 와서 보더니 자기들도 저희와 같은 연구를 진행하고 있다며 다만 반도체에서 층간 절연막 위에 알루미늄을 입힐 때의 경우를 하고 있다고 하더군요. 또 하난 언급하고 싶은 것은 대개의 직류 전원이 상당한 정도의 ripple voltage를 가지고 있다는 것입니다. Advanced Energy의 MDX, Pinnacle 등은 100kHz switching 기술을 사용하고 ripple이 약 5% 정도 되므로 13kW=600V*21.7A를 사용하신다면 30V, 100kHz의 중주파수의 전원을 걸어준 것과  같읍니다. 이는 워크맨을 진짜 건전지로 들을 때와 직류어댑터로 들을 대 찌--- 하는 노이즈를 분명히 들을 수 있는 것과 같은 차이 입니다. 물론 ripple을 1% 미만 심지어는 0.01%까지도 낮출 수는 있지만 그러러면 출력단의 커패시터 용량을 키워야 하고, 만일 아크가 이어나는 경우에는 이 커패시터에 충전된 에너지를 모두 방출해야 아크가 없어지므로 박막에 결함을 많이 초래하게 되지요. 반응성 스퍼터링에서 사용하는 pulsed de 전원은 이 점에서 절연체위에 박막을 입히는 경우에도 일정한 효과가 있을 것으로 예측합니다만, 역시 기판에 일정한 주파수 이상의 교류를 가하여 쌓이는 저하를 제거함으로써 얻는 효과만은 못할 것입니다.

번호 제목 조회 수
공지 [필독] QnA 글 작성을 위한 권한 안내 [332] 102868
공지 Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 24688
공지 개인정보 노출 주의 부탁드립니다. 61418
공지 kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 73479
공지 질문하실 때 실명을 사용하여주세요. [3] 105834
94 Ashing 공정에 필요한 O2plasma에 대해 궁금한 점이 있습니다. [전자 충돌 이온화 반응 해리 반응 흡착 반응] [1] 3010
93 RIE에 관한 질문이 있습니다. [Sheath 이온 거동 및 bias power] [1] 3096
92 Al Dry Etch 후 잔류 Cl 이온 제어를 위한 후처리 방법 [Polymer coating 식각] [1] 3154
91 [RIE] reactice, non-reactice ion의 역할 [Dissociation과 Ar plasma] [1] 3204
90 HF/F2와 silica 글래스 에칭율 자료가 있을까요? 3215
89 HF+LF 사용 중. HF Power 증가 시 Depostion Rate 감소 현상 문의 [전자의 에너지와 중성입자와의 충돌] [1] 3229
88 Plasma 에칭 후 정전기 처리 [표면 전위 생성 및 방전] [3] 3388
87 M/W, RF의 Plasma에 의한 Ashing 관련 문의드립니다. [DC 글로우 방전 및 Breakdown] [1] 3547
86 Plasma etcher particle 원인 [Particle issue와 wafer의 sheath] [1] 3592
85 Gas flow rate에 따른 etch rate의 변화가 궁금합니다. [Flow rate와 moral ratio, resident time] [1] 3733
84 Etching 공정 중 wafer를 고정하기 위해 사용되는 Ring관련 [Sheath 전위 형성] [3] 3839
83 DC스퍼터링과 RF 스퍼터링에서의 처음 전자의 출처와 처음 이온의 생성 질문 [플라즈마 생성과 Sputtering] [2] 4203
82 ICP-RIE process 및 plasma에 대해 질문있습니다. [Etch와 IEDF] [2] 4216
81 Plasma Etch시 Wafer Edge 영향 [Standing wave 및 플라즈마 밀도 분포] [1] 4243
80 PECVD Precursor 별 Arcing 원인 [하전에 의한 전기장 형성 및 방전 시간] [1] 4256
79 Plasma 표면 개질에 대해 질문드립니다. [O2 플라즈마와 Ar 플라즈마] [1] 4343
78 Plasma 식각 test 관련 문의 [플라즈마 데이터 처리] [1] 4380
77 SiO2 박말 밀도와 반응성 간 상관 관계 질문 [세정 시간 및 식각 효율] [1] 4557
76 HF + LF 사용 중, LF와 POWER와의 관계에 대한 질문입니다. [Sputtering 및 particle issue] [1] 4787
75 Dry Etching Uniformity 개선 방법 [장치 구조에 따른 공간 분포] [2] 4904

Boards


XE Login