Etch 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다.
2016.07.11 17:15
안녕하세요.
지난 서울대에서 기술교류회에 참석했던 성균관대학교 학생 중 한명인 가두현 이라고 합니다.
이제 막 반도체 공정에 대해 공부를 하고 있는 대학원생인데요.
etching시 Trench와 via를 어떻게 구분을 하는건지 궁금해서 글을 남깁니다.
trench와 via를 BEOL과 FEOL에서 따로 구분을 하는건지 헷갈리네요.
이상입니다. 수고하세요~
| 번호 | 제목 | 조회 수 |
|---|---|---|
| 공지 | [필독] QnA 글 작성을 위한 권한 안내 [275] | 76847 |
| 공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 20254 |
| 공지 | 개인정보 노출 주의 부탁드립니다. | 57192 |
| 공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 68745 |
| 공지 | 질문하실 때 실명을 사용하여주세요. [3] | 92605 |
| 237 | 엘립소미터 측정관련해서 질문이 있습니다. [1] | 1115 |
| 236 | 공정 진행 중간에 60Mhz만 Ref가 튀는 현상 관련하여 어떤 이유들이 있을까요..? [2] | 1093 |
| 235 | Dechucking과 He gas의 관계 질문입니다. [1] | 1090 |
| 234 | 전자밀도 크기에 대하여 질문드립니다. (Ar, O2, N2 가스) [1] | 1088 |
| 233 | etch defect 관련 질문드립니다 [1] | 1087 |
| 232 | Plasma Etching 교재 추천 부탁드립니다.. [3] | 1077 |
| 231 |
고전압 방전 전기장 내 측정
[1]  | 1069 |
| 230 | HEATER 교체 이후 SELF BIAS 상승관련 문의 [1] | 1065 |
| 229 | Plasma Arching [1] | 1063 |
| 228 | RIE 장비 사용 중 dc-bias의 감소 [1] | 1063 |
| 227 | Decoupled Plasma 관련 질문입니다. [1] | 1057 |
| 226 | 리모트 플라스마 소스 AK 부품 수출 관련 질문 입니다 반도체 장비 부풉ㅁ | 1049 |
| 225 | DC Plasma 전자 방출 메커니즘 | 1045 |
| 224 | Si 표면에 Ar Plasma Etching하면 안되는 이유 [1] | 1040 |
| 223 | 플라즈마 코팅 [1] | 1038 |
| 222 | 진학으로 고민이 있습니다. [2] | 1037 |
| 221 | Plasma 에서 Coupled (결합) 의 의미 [1] | 1031 |
| 220 | DC Magnetron Sputter 플라즈마 진단 [1] | 1026 |
| 219 |
langmuir probe관련하여 질문드리고 싶습니다.
[1] | 1019 |
| 218 | 전자 온도에 대한 질문이 있습니다. [1] | 1014 |
에칭 (etcing) 공정 중에 trench 공정과 hole etching 공정이 있고, 각 공정에는 여러가지 하위 공정이 있습니다. via는 hole etching 공정 중 한 종류로써 trench와 via는 동일한 위치에서의 비교가 어렵습니다. trench는 좁은 면적에 용량을 극대화하기 위하여, 도량처럼 아래로 파서 표면적을 확대하여 식각하는 공정 용법입니다. Via는 회로 구성을 위한 배선 공정으로서 서로 다른 두개 이상의 금속 층 (metal layer) 간의 연결 공정입니다. 특히, metal 간 접촉 부위의 접촉 저항에 민감한 중요 공정입니다.
Front-end-of-line (FEOL)은 IC fabrication의 첫번째 부분으로 반도체 소자에서 트랜지스터, 캐패시터, 레지스터 등의 개별 디바이스들이 만들어지는 (pattern) 되어진 곳입니다. FEOL는 보통 metal interconnect layers가 deposition 되는 곳 까지의 모든 영역을 일컫습니다.
FEOL 단계 다음의 Back-end-of-line (BEOL)은 IC fabrication의 2번째 부분으로서 FEOL의 트랜지스터, 캐패시터, 레지스터 등의 개별 디바이스가 metalization layer를 통해 연결되는 곳입니다. 이 곳에서 메탈끼리 연결시 via 공정을 이용합니다.