Etch 식각 시 나타나는 micro-trench 문제
2019.03.28 15:12
안녕하세요? 식각에 관해 공부하고 있는 대학원생입니다.
요즘 plasma etching 에 관한 리뷰를 보는 중 식각 시 나타나는 etch profile의 distortion에 관해서 써놓은 내용을 보았습니다.
특히, Si 공정 중 micro-trench 현상이 일어나고, 그대로 소자가 만들어 졌을 때에 소자 상에서 어떤 문제가 일어나는지 궁금합니다.
리뷰에 달린 참고문헌을 봐도 distortion에 대한 메커니즘만 설명되어 있고, 실제 소자상에서는 어떤 문제가 있는지 다뤄지지가 않아 너무 궁금합니다...
혹시 이에 대한 문헌이나, 참고할만한 자료가 있으면 답변 부탁드리겠습니다.
감사합니다.
참고한 문헌 : Donnelly, V. M., & Kornblit, A. (2013). Plasma etching: Yesterday, today, and tomorrow. Journal of Vacuum Science & Technology A: Vacuum, Surfaces, and Films, 31(5), 050825.
댓글 1
| 번호 | 제목 | 조회 수 |
|---|---|---|
| 공지 | [필독] QnA 글 작성을 위한 권한 안내 [278] | 76895 |
| 공지 | Q&A 검색 길잡이 – 내게 필요한 정보를 더 빠르게 찾는 방법 | 20286 |
| 공지 | 개인정보 노출 주의 부탁드립니다. | 57205 |
| 공지 | kr 입자 조사에 의한 Cu 스퍼터링 에너지 및 이탈 속도 분포 함수 | 68758 |
| 공지 | 질문하실 때 실명을 사용하여주세요. [3] | 92719 |
| » | 식각 시 나타나는 micro-trench 문제 [1] | 2025 |
| 28 | 터보펌프 에러관련 [1] | 1773 |
| 27 | DRY Etcher Alram : He Flow 관점 문의 드립니다. [1] | 2358 |
| 26 | 챔버 임피던스 변화에 따른 공정변화 [1] | 1195 |
| 25 | RIE 공정시에 형성되는 두 효과를 분리해 보고 싶습니다. [1] | 854 |
| 24 | etching에 관한 질문입니다. [1] | 2274 |
| 23 | DRAM과 NAND에칭 공정의 차이 [1] | 5479 |
| 22 | Etch공정(PE mode) Vpp 변동관련. [1] | 2345 |
| 21 | PR wafer seasoning [1] | 2707 |
| 20 | wafer 두께가 증가함에 따라 Er이 급격하게 떨어지는 현상 [1] | 1813 |
| 19 | Plasma etcher particle 원인 [1] | 3013 |
| 18 |
SiO2를 Etching 할 시 NF3 단독 보다 O2를 1:1로 섞을시 Etching이 잘되는 이유
[1]  | 5927 |
| 17 | 안녕하세요 텅스텐 에치에 대해 질문드리겠습니다. | 1145 |
| 16 | ICP와 CCP의 차이 [3] | 12538 |
| 15 | RIE에 관한 질문이 있습니다. [1] | 2671 |
| 14 | Plasma Etch시 Wafer Edge 영향 [1] | 3552 |
| 13 | RPS를 이용한 NF3와 CF4 Etch Rate 차이 [4] | 6281 |
| 12 |
poly식각을 위한 조언 부탁드립니다.
| 1427 |
| 11 | SiO2 식각 위한 Remote Plasma Source관련 질문 드립니다. [1] | 5384 |
| 10 | 안녕하세요 반도체 공정 중 용어의 개념이 헷갈립니다. [1] | 17556 |